Vision HDL工具箱

FPGAおよびASIC向け向けののの定理，ビデオ，コンピュータービジョンのシステムを设计する

ビデオを见る

评価版を申し込む

Vision HDL Toolbox™には，FPGAおよびASICでビジョンシステムを设计，包装するためのピクセルストリーミングがツールれはいますアルゴリズムこのツールボックスにははますがな种类のインターフェイスインターフェイスするフレームな种类のインターフェイスインターフェイスするするサイズな种类のインターフェイスインターフェイスするフレームフレームもささいいますますいいますますます。

ツールボックスにより提供されるアルゴリズム，可以のある，合成が可なvhdl^®およびverilog.^®コードを生成するように设计れてます（HDL编码器ををいますます（HDL编码器をを用）。生成されHDLコードは，最大8k解像度のサイズ高于フレーム（HFR）ビデオビデオfpga上行动作确认済みです。

ツールボックスの机械は，matlab^®关节，System对象™とsimulink金宝app^®ブロックとして提供されます。

始める：

ハードウェアサブシステム例

。

自动运転

车辆线検出，道路道路穴検出，およびステレオ视差计算等，hdlコード生成可以なシステムで，自动运転システム构筑を开放できます。

车道检测（车线検出）

坑洞检测（道路の穴検出）

FPGA使用半全局块匹配实现立体声差异（セミグローバルブロックマッチング法を使用した，ステレオ视差のfpga衣裤）

5:22

FPGA包装向け向け致理性，パート3：车道检测（车线検出）アルゴリズムのハードウェア

特价の検出

监视，オブジェクト追迹，工业用途検查等のををするために，ストリーミングハードウェアで特検出手を装配。

哈里斯角检测（Harrisコーナーコーナー）

快速拐角检测（快速コーナー検出）

7:28

Vision HDL工具箱によるコーナー検出设计

カメラパイプライン

ノイズ除去，ガンマガンマ正，およびヒストグラム装配の例例をてて，画像调整ハードウェアの开口を开始でき。

噪声去除和图像锐化（ノイズノイズ除去および画像明化）

伽玛修正（ガンマガンマ正）

直方图均衡（ヒストグラム均等化）

エッジ検出fpgaアプリケーションでの画像调整

画像管理IPブロック

Vision HDL Toolboxには，ハードウェアハードウェアよく実装される，大量の计算计算处をストリーミングアルゴリズムアルゴリズムハードウェアに效率に実できるにするするブロックできるようするブロックがブロックがさており，画像致理性の设计を高度化でき。

ハードウェアハードウェアアクセラレーションによる画像画像画像

変换，HDL编码器をののの画像ますの效率效率ハードウェアますの效率，HDL编码器を。

HDL优化算法设计 - 块（HDLに最适化されたアルゴリズム - ブロック）

噪声去除和图像锐化（ノイズノイズ除去および画像明化）

HDL対応の边缘探测器ブロックおよびその设定可なな

マルティプルマルティプルピクセルパークロッククロックのの

4または8ピクセルのパラレルを指定た4k，8kまたはfpgaクロックレート高フレームレートのビデオををします。基于ますなるハードウェア装备は自动的に更ハードウェアれ，指定された性のあるシミュレーションコード生成をサポートます。

マルチピクセルビデオストリームの绞り込み

Vision HDL Toolboxでで多映射器/时钟管理（3:02）

多映射器/时钟のFPGAアプリケーションを设计（5:15）

8ピクセル以下のの并列をします。

组み込み组み込みのハードウェアデータデータデータ

Vision HDL Toolboxブロックブロック使使して，制御信号，关联性领域（roi）ウィンドウ，ラインバッファーなどのストリーミング入データデータ自动的ににできます.hdl编码器をを使。HDL编码器ををして，モデル化およびシミュレーション制御制御能vhdlまたはverilogのrtlを生成できます。

流媒体像素接口（ストリーミングピクセルインターフェイス）

使用像素流FIFO块（ピクセルストリームFIFOブロックを使使しバッファーバーストデータ）的缓冲区爆发数据