使用逻辑分析仪可视化可编程FIR滤波器的多个信号。有关本示例中使用的模型以及如何配置模型以生成HDL代码的更多信息,请参见可编程FIR滤波器的FPGA.
打开示例模型。
modelname =“dspprogfirhdl”;open_system (modelname);
考虑两个FIR滤波器,一个具有低通响应,另一个具有高通响应。的系数可以指定InitFcn *回调函数。要指定回调,请选择文件>模型属性.在对话框中回调选项卡上,选择InitFcn *.
的通过寄存器可编程FIR块从主机行为模型首先阻塞并处理输入啁啾采样。然后块加载高通系数和处理相同的啁啾样本再次。
打开通过寄存器可编程FIR块。
systemname = [modelname'/可编程FIR通过寄存器'];open_system (systemname);
运行示例模型。
sim (modelname)
开放范围。
open_system ([modelname/范围的]);
比较DUT(待测设计)输出和参考输出。
逻辑分析仪使您能够在一个窗口中查看多个信号。它也使检测信号变化变得容易。
感兴趣的信号(输入系数、写地址、写启用、写完成、过滤输入、过滤输出、引用输出和错误)已经标记为模型中的流。单击工具栏中的流按钮并选择逻辑分析仪.
逻辑分析仪显示所选信号的波形。
在逻辑分析仪中,您可以修改所有显示通道的高度,以及通道之间的间距。单击设置按钮。然后,修改每个波的默认高度和间距。点击应用以在背景中显示新的维度。
要放大波形,请单击放大的时间按钮变焦和锅部分工具栏。你的光标变成了一个放大镜。然后单击并拖动以选择波形上的一个区域。
逻辑分析器现在显示您选择的时间跨度。
你也可以在每个波形的基础上控制显示。要修改单个波形,双击信号,选择信号,然后单击波选项卡以修改其设置。
显示CoeffIn
信号在带符号的十进制模式。转换使用在您的模型中为这个信号定义的小数和整数位。
Logic Analyzer中另一种有用的可视化模式是模拟格式。查看过滤器
,过滤掉
,裁判了
模拟格式的信号。
您还可以在显示器上添加分隔符。单击添加分频器按钮。
然后为分隔符指定一个名称分频器选项卡。再加一个除法器。一个分频器被添加到所选波的下面。如果没有wave被选中,它被添加到显示的底部。要移动分隔符,请单击分隔符名称并将其拖动到新位置。另外,使用移动箭在分频器选项卡。
注意分隔符的新位置。
有关使用波形显示工具的更多说明,请参阅逻辑分析仪.