生成されるHDLコードは,次の标准に准拠してます。
VHDL-1993(IEEE®1076-1993)
Verilog-2001(IEEE 1364-2001)
HDLワークフローアドバイザーは次サードサード制fpga合成ツールをし
英特尔®Quartus Prime标准18.1
英特尔Quartus Pro 19.4
Xilinx.®Vivado®2019.2设计套件
Microsemi®Libero.®SOC 12.0
Xilinx ISE 14.7
HDLワークフローアドバイザーでテスト済み済みのツールを使てワークをを开口始するををするする场でサポートさているデバイスリストを生成。をを使した综合,アドバイザーによってデバイスリストの更新は行われず,そのそので使使用できるfpgaデバイスは反映され。
たとえば,高密度脂蛋白ワークフローアドバイザーは英特尔第四的黄金标准および英特尔第四的Proでテスト済みです。英特尔quPrime Lite などの、アドバイザーでテスト済みでないツールを使用する場合、FPGA デバイス リストはワークフロー アドバイザーで更新されません。
サードパーティ製合成ツールとHDL编码器™を併用する場合は,サポートされている合成ツールがインストールされていて,合成ツールの実行可能ファイルがシステムパスになければなりません。詳細は,ツールの设定を参照してください。
HDL Verifer™でのFPGAインザループインザループでされているFPGAはHDL验证者のドキュメンテーションに记载されていますますます。
また,fpgaボードマネージャーを使しカスタムfpgaボードを追するます。详细详细,FPGAボードボードのカスタを参照してください。
HDLワークフローアドバイザーを使し,fpgaインザループまたはusrp™デバイス向けのカスタマイズをするは,サポートされているいるツールインストールさており,合成ツールれており,合成ツール実行おりがパスツールにになりません。详细详细,ツールの设定を参照してください。
次のハードウェアは泛用ASIC / FPGAワークフローでサポートされています。
合成ツール | デバイスファミリ |
---|---|
Xilinx Vivado. | 克林克斯7. |
ARIX7. | |
Kintex UltraScale +. | |
克林茨 | |
斯巴达7. | |
Virtex UltraScale +. | |
Virtex7. | |
Virtexu. | |
Zynq. | |
Zynq UltraScale + | |
Xilinx ISE | Virtex6. |
Virtex5. | |
Virtex4. | |
Spartan-3A DSP | |
斯巴达3E. | |
斯巴达3. | |
斯巴达6. | |
Altera.®qu®二 メモ Altera Quartus IIは,合成ツール英特尔Quartus Quime标准ををします。 |
气旋®III |
Cyclone IV. | |
arria.®II GXおよびGZ | |
Stratix.®四世 | |
Stratix V. | |
Cyclone III. | |
arria 10. | |
Arria V GX. | |
最多10. | |
英特尔Quartus Pro |
arria 10. |
旋风10 GX. | |
Stratix 10. | |
Microsemi Libero SoC. |
SmartFusion2 SoC. |
RTG4. | |
Igloo2. |
次次のハードウェア,IPコアの生成ワークフローでされています。
合成ツール | ターゲットプラットフォーム |
---|---|
Xilinx Vivado. | FMC-HDMI-CAMとFMCOMMS2 / 3/4 /を搭载したZedboard |
FMC-HDMI-CAMとFMCOMMS2 / 3/4 /とFMCOMMS5を搭载したZC706 | |
FMC-HDMI-CAMをを搭载しZC702 | |
Zynq ZC706评価キット | |
Zynq ZC702评価キット | |
Picozed FMC-HDMI-CAM | |
Zynq UltraScale + MPSoC ZCU102評価キット | |
英特尔Quartus Pro |
Arria 10 SoC开発キット |
Altera Quartus II Altera Quartus IIは,合成ツール英特尔Quartus Quime标准ををします。 |
Arria 10 SoC开発キット |
Cyclone V SoC开启キットrev.CおよびRev.D | |
arrow deca max 10 fpga开放ボード | |
箭头袜子开放ボード | |
Arria 10 GX FPGA开発 |
[金宝appSimulink实时FPGA I / O]
ワークワークを使使用しし,speedgoat fpga i / oモジュールをターゲットにます。これらこれらi / oモジュールはspeedgoat.ターゲットコンピューターシステムの一部です。[金宝appSimulink实时FPGA I / O]
ワークフローを実行するするに,speedgoat.ライブラリおよびspeedgoat.HDL编码器集成包をインストールします。结合パッケージパッケージをインストールしたた,[ターゲットプラットフォーム]をを选択,その后ワークフローを実行して,金宝app®Real-time™インターフェイスサブシステムを生成できます。
参照項目:
结合パッケージパッケージとその方法についてについて,speedgoat - HDL编码器集成包を参照してください。
HDLワークフローアドバイザーでサポートれるspeedgoat i / o o / oモジュールは,HDL编码器的SpeedGoat实时FPGA应用程序支持金宝appを参照してください。
HDLワークフローアドバイザーでのspeedgoat fpgaのサポートを参照してください。
FPGAターンターンキーワークワークでサポートされているハードウェアハードウェア,次のとおりです。
AlteraArria II GX FPGA开放キット
Altracyclone III FPGA开放キット
Altracyclone IV GX FPGA开放キット
Altera de2-115开発/学校ボード
Xup atlys spartan-6开発
Xilinx Spartan-3A DSP 1800A开放ボード
Xilinx Spartan-6 SP605开発ボード
Xilinx Virtex-4 ML401开放ボード
Xilinx Virtex-4 ML402开放ボード
Xilinx Virtex-5 ML506开放ボード
Xilinx Virtex-6 ML605开放ボード
FPGA開発ボードが1つを超えたFPGAデバイスを備えている場合でも,FPGAターンキーで使用できるのは1つのデバイスのみです。このワークフローはXilinx Vivadoをサポートしていません。
FPGAボードマネージャーを使用してカスタムのFPGAボードを追加することもできます。HDL编码器ではボードのカスタマイズ (つまり、独自のボード定義ファイルを作成する) のために、次の FPGA デバイス ファミリがサポートされています。FPGA板定制(HDL验证者)を参照してください。
デバイスファミリ | |
---|---|
Xilinx. | 克林克斯7. |
ARIX7. | |
Spartan-3A DSP | |
斯巴达3. | |
斯巴达3Aおよび斯巴达3an. | |
斯巴达3e. | |
斯巴达6. | |
Virtex4. | |
Virtex5. | |
Virtex6. | |
Virtex7. | |
Altera. | Cyclone III. |
Cyclone IV. | |
Arria II | |
Stratix四 | |
Stratix V. |