开始吧,看建立MATLAB-HDL模拟器连接或在Simulink中启动用于协同仿真的HDL模拟器金宝app.
MATLAB®和仿真软金宝app件®金宝app支持节奏®使用HDL验证器™的验证工具。只有64位版本的Incisive®用于协金宝app同仿真。使用这些推荐的版本之一,它已经对当前版本进行了全面测试:
Xcelium™19.03
HDL验证器共享库(liblfihdls*.so
,liblfihdlc*.so
)是使用海湾合作委员会
收录在《Cadence Incisive》中®模拟器平台分布。在您将自己的应用程序链接到HDL模拟器之前,首先尝试在此基础上进行构建海湾合作委员会
.有关如何构建和链接自己的应用程序的更多细节,请参阅HDL模拟器文档。
MATLAB和Simu金宝applink金宝app支持Mentor图形®验证工具使用HDL验证器。使用以下推荐版本之一。每个版本都经过了针对当前版本的全面测试:
,®核心/ ' 2020.4
ModelSim®2020.4体育
笔记
HDL验证器不支持ModelSim的这些版本金宝app:
ModelSim我
ModelSim-Intel®FPGA版本
ModelSim-Intel Starter版本
QuestaSim-Intel FPGA版本
QuestaSim-Intel Starter版本
MATLAB和Simu金宝applink金宝app支持Xilinx®设计工具使用HDL验证器。使用以下推荐版本的fpga -in- loop (FIL)工具:
Xilinx Vivado®2020.1
Xilinx ISE 14.7
笔记
Xilinx ISE对于Spartan中的FPGA板是必需的®6, Virtex®-4, Virtex-5和Virtex-6家族。
有关工具设置说明,请参阅建立FPGA设计软件工具.
MATLAB和Simu金宝applink金宝app支持Intel设计工具使用HDL验证器。使用推荐版本的FIL工具:
英特尔第四的®' 18.1
英特尔Quartus Prime Pro 20.2(适用于英金宝app特尔Cyclone)®仅10 GX)
Intel Quartus II 13.1(仅金宝app支持Intel Cyclone III板)
有关工具设置说明,请参阅建立FPGA设计软件工具.
MATLAB和Simu金宝applink金宝app支持Microsemi®设计工具使用HDL验证器。使用推荐版本的FIL工具:
微型自由人®SoC v12.0
有关工具设置说明,请参阅建立FPGA设计软件工具.
有关板支持,请参阅金宝app金宝app用于FPGA验证的支持FPGA设备.
附加板可自定义添加FPGA板经理.看见金宝app支持FPGA器件族单板定制.
JTAG连接
供应商 | 所需硬件 | 所需的软件 |
---|---|---|
英特尔 | USB Blaster I或USB Blaster II下载电缆 |
|
赛灵思公司 | Digilent®下载电缆。
|
|
FTDI USB-JTAG电缆
|
安装这些D2XX驱动程序。
安装指南请参见D2XX驱动程序从FTDI芯片网站。 |
|
Microsemi | 不支持JTAG连接金宝app |
笔记
使用Simulink或MATLAB通过数字JTAG电缆模拟FPGA设计时,不能使用需要访问JTAG的任何调试软件,例如Vivado 金宝appLogic Analyzer。
以太网连接
所需硬件 | 金宝app支持的接口[A.] | 所需的软件 |
---|---|---|
|
|
对以太网连接没有软件要求,但要确保主机上的防火墙不阻止UDP通信。 |
[A.]这个Microsemi FPG金宝appA板的HDL验证器支持包金宝app仅支持SGMII接口。 |
笔记
低于2019.2金宝app的Vivado版本支持RMII。
早于2013.4的Vivado版本不支持到Virtex-7 VC707的以太网连接。金宝app
HDL Verifier支金宝app持FIL仿真、FPGA数据捕获和MATLAB AXI master设备,如下表所示。这些板的板定义文件在下载FPGA单板支持包金宝app.通过FPGA板定制,您可以添加其他与FIL、FPGA数据捕获和MATLAB AXI master一起使用的FPGA板(FPGA板定制).
设备的家庭 | 板 | 以太网 | JTAG | 串行总线 | 评论 | ||||||
---|---|---|---|---|---|---|---|---|---|---|---|
费尔 | FPGA数据捕获 | MATLAB AXI Master | 费尔 | FPGA数据捕获 | MATLAB AXI Master | 费尔[A.] | FPGA数据捕获 | MATLAB AXI Master | |||
Xilinx Artix®-7 |
Digilent Nexys™4 Artix-7 |
x | x | x | x | ||||||
数字艺术板 | x | x | x | x | x | x | |||||
锡林克斯金特斯酒店®-7 |
Kintex-7 KC705 | x | x | x | x | x | x | x | |||
Xilinx Kintex UltraScale™ |
Kintex UltraScale FPGA KCU105评估工具包 |
x | x | x | x | x | x | ||||
Xilinx Kintex UltraScale +™ |
KCU116 Kintex UltraScale+ FPGA评估试剂盒 |
x | x | x | x | x | x | 有关更多信息,请参见PCI Express MATLAB AXI Master(适用于Xilinx FPG金宝appA板的HDL验证器支持包). | |||
锡林克斯斯巴达-6 |
Spartan-6 SP605 | x | x | x | |||||||
Spartan-6 SP601 | x | x | x | ||||||||
XUP Atlys Spartan-6 | x | x | x | ||||||||
锡林克斯斯巴达-7 |
数码艺术S7-25 | x | x | x | |||||||
Xilinx Virtex UltraScale |
Virtex UltraScale FPGA VCU108评估试剂盒 |
x | x | x | x | x | x | ||||
Xilinx Virtex UltraScale + |
Virtex UltraScale+ FPGA VCU118评估套件 |
x | x | x | x | x | x | ||||
Xilinx Virtex-7 |
Virtex-7 VC707 | x | x | x | x | x | x | x | |||
Virtex-7 VC709 | x | x | x | x | |||||||
Xilinx Virtex-6 |
Virtex-6 ML605 | x | x | x | |||||||
Xilinx Virtex-5 |
Virtex ML505 | x | x | x | |||||||
Virtex ML506 | x | x | x | ||||||||
Virtex ML507 | x | x | x | ||||||||
Virtex XUPV5-LX110T | x | x | x | ||||||||
Xilinx Virtex-4 |
Virtex ML401 | x | x | x |
笔记 金宝app对Virtex-4设备家族的支持将在未来的版本中被移除。 |
||||||
Virtex ML402 | x | x | x | ||||||||
Virtex ML403 | x | x | x | ||||||||
Xilinx Zynq® |
zynq - 7000 ZC702 |
x | x | x | |||||||
zynq - 7000 ZC706 | x | x | x | x | |||||||
ZedBoard™ | x | x | x | x | 使用标有“PROG”的USB接口编程。 | ||||||
ZYBO™Zynq-7000开发委员会 |
x | x | x | ||||||||
PicoZed™SDR开发工具包 | x | x | x | ||||||||
缩小™ | x | x | |||||||||
Xilinx Zynq UltraScale + |
Zynq UltraScale+MPSoC ZCU102评估套件 |
x | x | x | |||||||
Zynq UltraScale+MPSoC ZCU104评估套件 |
x | x | x | ||||||||
Zynq UltraScale+ MPSoC ZCU106评估试剂盒 |
x | x | x | ||||||||
Zynq UltraScale+ RFSoC ZCU111评估试剂盒 |
x | x | x | ||||||||
Zynq UltraScale+RFSoC ZCU216评估套件 |
x | x | x | ||||||||
英特尔阿里亚酒店®二, |
Arria II GX FPGA开发工具包 | x | x | x | x | ||||||
英特尔Arria V |
Arria V SoC开发工具包 | x | x | x | |||||||
Arria V初学者工具包 | x | x | x | x | |||||||
英特尔Arria 10 |
Arria 10 SoC开发工具包 | x | x | x | x | 对于以太网连接,请使用Quartus Prime 16.1或更新版本。 |
|||||
Arria 10 GX | x | x | x | x | x | x | 对于以太网连接,请使用Quartus Prime 16.1或更新版本。 Arria 10 GX over PCI Express不建议使用Quartus Prime 18.0®. |
||||
英特尔旋风四世 |
Cyclone IV GX FPGA开发工具包 | x | x | x | x | ||||||
DE2-115发展和教育委员会 | x | x | x | x | 奥特拉酒店®DE2-115 FPGA开发板有2个以太网端口。FIL仅使用Ethernet 0端口。请确保您的主机通过以太网电缆与板上的Ethernet 0端口连接。 | ||||||
BeMicro SDK | x | x | x | x | |||||||
英特尔第三旋风 |
Cyclone III FPGA入门套件 | x | x | x | Altera旋风III板支持Quartus II 13.1金宝app 笔记 金宝appCyclone III设备系列的支持将在未来版本中删除。 |
||||||
Cyclone III FPGA开发工具包 | x | x | x | x | |||||||
Altera Nios II嵌入式评估套件,气旋III版 | x | x | x | x | |||||||
英特尔气旋V |
Cyclone V GX FPGA开发工具包 | x | x | x | x | ||||||
Cyclone V SoC开发工具包 | x | x | x | ||||||||
Cyclone V GT开发工具包 | x | x | x | x | x | ||||||
Terasic Atlas-SoC Kit / DE0-Nano SoC Kit | x | x | x | ||||||||
箭®SoCKit开发工具包 | x | x | x | ||||||||
英特尔旋风10有限公司 |
Altera旋风10低压评估试剂盒 |
x | x | x | |||||||
英特尔旋风10 GX |
Altera Cyclone 10 GX FPGA评估工具包 |
x | x | x | 必须与Quartus Prime Pro配合使用。 |
||||||
英特尔马克斯®10 |
箭头最大值10十安培 |
x | x | x | x | x | |||||
英特尔Stratix®4 |
Stratix IV GX FPGA开发工具包 | x | x | x | x | ||||||
英特尔Stratix V |
DSP开发工具包,Stratix V版 |
x | x | x | x | x | |||||
Microsemi SmartFusion®2. |
Microsemi SmartFusion2 SoC FPGA高级开发工具包 |
x | 看见安装Microsemi SmartFusion2 SoC FPGA高级开发工具包(Microsemi FPG金宝appA板的HDL验证器支持包). | ||||||||
Microsemi Polarfire® |
Microsemi Polarfire评估试剂盒 |
x | 看见安装Microsemi Polarfire评估试剂盒(Microsemi FPG金宝appA板的HDL验证器支持包). | ||||||||
Microsemi RTG4® |
RTG4-DEV-KIT |
x | |||||||||
[A.]仅支持64位Windows操作系统使用PCI Express连接。金宝app |
限制
对于有多个FPGA设备的FPGA开发板,FIL只能使用一个FPGA设备。
FPGA单板支持包。金宝appFPGA板支持包包含所有支持板金宝app的定义文件。您可以下载一个或多个特定于供应商的软件包。要使用FIL,请至少下载其中一个包,或自定义您自己的板定义文件。看见创建自定义FPGA板定义.
要查看HDL验证器支持包的列表,请访问金宝appHDL验证器支持的硬件金宝app.下载FPGA板支持包:金宝app
在MATLAB家选项卡,环境部分中,点击附加组件>获取硬件支持包金宝app.
HDL验证器支持以下FPG金宝appA设备系列用于板定制;也就是说,当您创建自己的线路板定义文件时。看见FPGA板定制.PCI Express不支持用于板定制的连金宝app接。
笔记
这个Microsemi FPG金宝appA板的HDL验证器支持包不支持单板定制。金宝app
设备的家庭 | 限制 | |
---|---|---|
赛灵思公司 | Artix 7 | |
Kintex 7 | ||
Kintex超刻度 |
||
Kintex超刻度+ |
||
斯巴达人6 | 不支持以太网物理层RGMII。金宝app |
|
斯巴达式的7 | ||
Virtex 4 |
笔记 金宝app对Virtex-4设备家族的支持将在未来的版本中被移除。 |
|
Virtex 5 | ||
Virtex 6 | ||
Virtex 7 | 金宝app仅支持以太网PHY SGMII。 |
|
Virtex UltraScale |
||
Virtex UltraScale + |
||
Zynq 7000 | ||
Zynq超刻度+ |
||
英特尔 | 阿里亚二世 | |
Arria V | ||
Arria 10 | ||
气旋三世 |
笔记 金宝appCyclone III设备系列的支持将在未来版本中删除。 |
|
旋风四 | ||
气旋V | ||
飓风十LP | ||
10号旋风分离器 | ||
马克斯10 | ||
Stratix四世 | ||
Stratix V |
UVM和DPI组件生成支持与协同模拟相同版本的Cadence In金宝appcisive和Mentor Graphics Questa以及ModelSim。您可以生成DPI组件以用于64位或32位Incisive。
此外,UVM和DPI组件生成还支持:金宝app
Synopsys对此®风投公司®MX o - 2018.09 SP2
笔记
当你在Debian上运行ModelSim 10.5b中的DPI组件时®8.3,你可能会遇到一个库不兼容错误:
**警告:*警告:(vsim-7032)此计算机上似乎未安装64位glibc RPM。对gcc的调用可能会失败。**致命:*错误:(vsim-3827)无法编译“STUB\u SYMS\u OF\u foour.so”:
设置构建配置来跑得更快
.
或者,设置构建配置来指定
并指定编译器标志o3
.
UVM生成还需要一个UVM参考实现,可以从UVM标准网站.对于每个受支持的模拟器,此特性都使用默认的发布版本进行测试。金宝app
在当前版本中,TLMG包括以下支持:金宝app
编译器:
Visual Studio®: VS2008、VS2010、VS2012、VS2013、VS2015和VS2017
Windows 7.1 SDK
通用条款6.3
SystemC:
SystemC 2.3.1(包括TLM)
你可以从以下网站下载SystemC和TLM库https://accellera.org。有关下载后如何构建这些库的信息,请咨询Accelera Systems Initiative网站。
系统C建模库(SCML)
SCML 2.4.3
您可以从这里下载SCMLhttps://www.synopsys.com.
在Windows计算机上执行HDL Verifier产品示例时,可能会出现由260个字符的Windows路径限制引起的错误。有时会捕获到该情况,您可能会收到如下错误:
生成失败,因为生成文件名超过了Windows 260个字符的限制。请从路径较短的工作目录生成,以允许使用较短的文件名创建生成文件
.
然而,通常情况下,长路径是在执行第三方工具(如Vivado或Quartus)期间创建的,这些工具产生的错误似乎是无关的。这些错误的例子有:
c:\Users\user\OneDrive - MathWorks\Documents\MATLAB\Examples\R2021b\xilinxfpgaboards\ ZynqEthernet\ ethernettaximasterzynq . \src \ sources_1 \ bd \ design_1 ip \ design_1_mig_7series_0_0 \ _tmp \ \ / design_1_mig_7series_0_0 / example_design / rtl / traffic_gen / mig_7series_v4_2_axi4_tg。v请考虑使用OS subst命令将路径的一部分映射到虚拟驱动器号,以缩短路径长度。看到回答记录AR52787了解更多信息。解决方案:在Windows 7或更高版本中,mklink命令还可用于创建符号链接并缩短路径。
警告:[Vivado 12-8222]运行失败:'clk_wiz_0_synth_1'、'simcycle_fifo_synth_1'等待\u运行:时间:cpu=00:00:00;经过时间=00:02:16。内存(MB):峰值=1636.988;增益=0.000#如果{[get#u属性进度[get#u运行synth#u 1]!=“100%”}{#错误“错误:合成失败”
错误(12006):节点实例“ident”实例化未定义的实体“alt_sld_fab_altera_connection_identification_hub_171_gdd6b5i”确保正确指定所需的库路径,定义指定的实体,或更改实例化。如果此实体表示Intel FPGA或第三方IP,则为该IP生成合成文件。
当运行示例的根文件夹已经相当长(比如超过100个字符)时,长路径可能会被怀疑。
在检测到的和未检测到的长路径场景中,为了避免错误,使用以下方法之一:
将示例目录映射到较短的驱动器别名。例如,下面将从路径中删除122个字符,为260个字符限制提供更多空间。
cmd> subst W: " C:\Users\janedoe\OneDrive - Personal\Documents\MATLAB\Examples\R2021b\hdlverifier\GettingStartedWit金宝apphSimulinkHDLCosimExample "
打开示例后,将示例目录复制到具有简短名称的目录中(例如/ tmp
).