使用UVM和SystemVerilog组件进行验证
生成UVM或SystemVerilog DPI组件
完成Simulink后金宝app®或matlab.®模型,通过集成HDL Verifier™将测试组件导出到通用验证方法(UVM)或SystemVerilog环境中金宝appSimulink Coder™或者Matlab编码器。
从函数或模型生成SystemVerilog直接编程接口(DPI)组件。然后,您可以使用该组件作为HDL仿真环境中的行为模型。有关更多信息,请参阅SystemVerilog DPI组件生成。
HDL验证器利用DPI生成技术来创建UVM测试环境。环境包括UVM顶部模块,具有测试(DUT)和UVM测试台的行为设计。您可以使用自己的HDL DUT替换DUT或拍摄测试台的部分,并在UVM测试环境中使用它们。有关更多信息,请参阅UVM组件生成概述。
类别
- UVM代代
从Simulink子系统生成UVM组件金宝app - Simulink子系统的DPI生成金宝app
从Simulink子系统生成SystemVerilog DPI组件金宝app - MATLAB代码的DPI生成
从MATLAB代码生成SystemVerilog DPI组件