使用混合信号BlockSet™以模拟商用废弃式整数-N锁相环（PLL），双模量预分频器在4 GHz左右运行。您可以验证PLL性能，包括相位噪声。

预测锁相环输出的相位噪声，利用锁相环测试台对锁相环进行仿真，并将仿真结果与理论预测进行比较。

调整被动环路滤波器的组件以改善锁相环（PLL）系统的环路带宽。为了获得所需的循环频率响应，该示例使用Control系统工具箱™软件中提供的固定结构调谐方法计算环路滤波器参数。PLL系统使用来自混合信号块集™库的参考架构块进行建模。

使用混合信号BlockSet™模拟数字锁相环。在数字锁相环中，通过对数字转换器（TDC）执行相位检测，通过数字滤波器执行环路滤波，并且振荡器是数字控制的振荡器（DCO）。此示例演示了TDC的行为模型，从DSP Systen Toolbox™作为数字回路过滤器使用BiquAdFilter，以及使用来自混合信号块集的VCOS和DAC来模拟DCO。