HDL Verifier™支金宝app持包装用于英特尔®FPGA董事会包含使用HDL Verifer™和支持的Intel FPGA和SOC FPGA板的FPGA-In-循环(FIL)仿真的电路板定义文件。金宝app通过仿真,使用MATLAB®或者模金宝app拟®为任何现有HDL代码测试真正硬件中的设计。FPGA数据捕获支持让您在Intel金宝app FPGA或SOC FPGA上运行设计时,您可以在Matlab中观察Matlab中的设计。使用MATLAB AXI主IP,您可以从MATLAB读取或写入板载内存位置。
安装硬件支持,更新固件,配置硬件连金宝app接
用FPGA硬件验证
来自Live FPGA的信号数据
从Matlab访问FPGA板上的AXI从存储器