并行转换器系统原理
现代高速电子系统的特点是提高数据集成电路(ic)的速度。输入/输出性能仍然是瓶颈,限制了高速系统的整体性能。串行数据传输是最有效的沟通方式大电脑芯片之间的数据快速印刷电路板通过铜电缆和短,中,长光纤长度。
因此,现在许多系统聚合和序列化多个输入/输出(I / O)信号传输在纤维和铜电缆和多氯联苯在更高的数据率,恢复和反序列化单个信号在接收端。这些并行转换器(序列化器/部分)实现雇佣额外的硅房地产执行复杂的均衡需要可靠的信号传输速度非常高的数据。这种方法有助于最大化吞吐量在系统层面。
并行转换器设计是一个复杂的迭代过程,通常开始于一个基线并行转换器系统,说明了设计方法的可行性。这个系统还建立了预算的不同部分串行通道和相关发射器(TX)和接收器(RX)均衡电路。数据描述的预期行为均衡滤波器的发射机和接收机然后back-annotated行为模型的相关性与模拟或测量。最后一步是实现的训练算法和控制回路由芯片在启动和执行时,不时通道需要重新训练。
有串并收发器系统的六个部分:
TX均衡——这成为IBIS-AMI发射机的dll。
TX AnalogOut——这成为发射机的模拟模型。宜必思TX模型的一部分,通常是由电流-电压和V-T曲线的特征
.ibs文件。频道——这成为物理信道的模型,模型包括TX和RX包。
RX AnalogOut——这成为模拟接收机的模型。这是宜必思RX模型的一部分,通常是由电流-电压和V-T曲线的特征
.ibs文件。RX均衡——这成为IBIS-AMI dll的接收器。
训练算法和控制回路——这些成为芯片上的微码所执行的内部芯片启动期间当通道需要重新训练。
