主要内容
Xilinx FPGA板的金宝appHDL验证器支持包
调试和测试HDL代码赛灵思公司fpga和Zynqsoc
用于Xilinx的HDL验证金宝app器™支持包®FPGA板包含FPGA在环(FIL)仿真的板定义文件与HDL验证器，并支持Xilinx FPGA和Zynq金宝app®SoC董事会。用FIL仿真，用MATLAB®或仿真金宝app软件®在实际硬件中测试任何现有HDL代码的设计。FPGA数据捕获支持可以让您在Xil金宝appinx FPGA或Zynq SoC上运行设计时，在MATLAB中观察设计信号。使用MATLAB AXI Master IP，您可以使用MATLAB从板上内存位置读取或写入。
设置和配置
安装硬件支持，更新固件，配置硬件连金宝app接
FPGA-in-the-Loop模拟
FPGA硬件验证
FPGA数据捕获
从现场FPGA捕获信号数据
MATLAB AXI主
从MATLAB或Simulink访问FPGA板上的AXI从存储器金宝app
你也可以从以下列表中选择一个网站:
