混合信号Blockset
아날로그및혼성신호시스템설계및시뮬레이션
混合信号Blockset™은혼성신호집적회로(IC)설계와검증을위한구성요소와장애요소모델링,분석툴및테스트벤치를제공합니다。
다양한추상수준에서锁相环,데이터변환기및기타시스템을모델링하고다양IC아한키텍처를탐색할수있습니다。잡음,비선형성및양자화영향와같은장애요소를포함하도록모델을커스터마이즈하고하향식(自上而下)방법론을사용하여시스템을자세하게기술할수있습니다。
제공된테스트벤치를사용하면측정특성또는회로수준시뮬레이션결과를적용하여시스템성능을검증하고모델충실도를개선할수있습니다。가변스텝仿真金宝app软件®솔버를사용한신속한시스템레벨시뮬레이션을통해트랜지스터레벨에서IC를시뮬레이션하기전에구현모델을디버그하고설계결함을식별할수있습니다。
混合信号Blockset을사용하면혼성신호구성요소를복잡한DSP알고리즘및제어로직과함께시뮬레이션할수있습니다。따라서아날로그와디지털설계팀모두동일한실행가능사양을가지고작업할수있습니다。
시작하기:
锁相环설계
시스템수준에서锁相环(위상고정루프)을설계하고시뮬레이션합니다。일반적인아키텍처에는단일또는이중모듈러스프리스케일러가있는整数n锁相环과누산기또는델타-시그마변조기가있는fractional-N锁相环이포함됩니다。디자인의개루프와폐루프응답을검증하고시각화합니다。
델타시그마변조기가있는Fractional-N锁相环。
ADC설계
시스템수준에서타이밍과양자화로인한장애요소를포함하여아날로그디지털데이터변환기(ADC)를설계하고시뮬레이션합니다。일반적인아키텍처에는플래시및SAR(축차근사레지스터)ADC가포함됩니다。
시간범위가있는SAR ADC。
빌딩블록라이브러리
차지펌프,루프필터,위상주파수검출기(PFD),전압제어발진기(VCO)클록분할기및샘플링클록소스와같은빌딩블록을사용하여혼성신호시스템을설계합니다。Simscape电气™을사용하면더낮은추상수준에서아날로그모델을세밀하게표현할수있습니다。
锁相环빌딩블록라이브러리。
타이밍불완전성
피드백루프의상승하강시간,유한슬루레이트및가변시간지연을모델링합니다。타이밍효과를모델링하면시뮬레이션을실행하여안정성을평가하고고정시간(锁定时间)을예측할수있습니다。
클록신호에대한지터효과。
위상잡음및지터
ADC에서애퍼쳐지터(孔径抖动)를모델링하고VCO및锁相环에대한주파수도메인에서임의의위상잡음프로파일을지정합니다。아이다이어그램스코프로효과를시각화합니다。
VCO의위상잡음프로파일。
테스트벤치
锁相环의고정시간(锁定时间),위상잡음프로파일및동작주파수를측정하고VCO, PFD및차지펌프와같은빌딩블록의성능을특성화합니다。ADC및直流의특성과애퍼처지터를측정합니다。
ADC테스트벤치。
IC시뮬레이션환경과의통합
Cosimulation을사용하거나또는HDL校验™를사용하여SystemVerilog모듈을생성함으로써IC설계환경에서시스템수준혼성신호모델을재사용합니다。시스템의디지털부분에대해HDL编码器™를사용하여합성가능한HDL코드를생성할수있습니다。
节奏®艺术大师®AMS设计师와의Cosimulation。
线性电路向导블록
香料넷리스트를가져와선형회로를만들거나수정
시뮬레이션성능
金宝app仿真软件에서가속모드를사용하여시뮬레이션을더빠르게실행
定时测量블록
주기,주파수,상승시간,하강시간,듀티사이클및지연과같은타이밍메트릭측정
위상잡음측정값알고리즘
영점교차시간을사용하여향상된위상잡음측정
디지털-아날로그변환기
이진가중DAC및관련측정및테스트벤치블록소개
이기능과그에상응하는함수에대한세부정보는릴리스정보를참조하십시오。
