金宝appSimulink Design Verifier
설계오류를식별하고,요구사항준수준수를증명하고테스트를생성
金宝appSimulink Design Verifier™는正式方法를사용하여모델숨겨진설계오류를합니다합니다。金宝appSimulink Design Verifier는모델에서정수오버플로,데드로직,배열액세스및및으로나누기일으킬있는블록을탐지합니다합니다합니다。金宝appSimulink Design Verifier는는가기능기능요구사항을충족하는지正式方法로검증할수。각각의설계오류또는사항의에대한디버깅용이션테스트케이스케를생성생성
金宝appSimulink Design Verifer는기존의요구사항기반테스트이스케확장확장위해모델에에에무료와이파를생성합니다。이러한테스트케이스를를활용하여하여하여하여하여활용커버리지커버리지커버리지客观들을만족하는을을수수수수수수수수커버리지목표외에도사용자지정테스트목표정하여요구사항기반기반客观를를으로생성할있습니다。
IEC认证套件(对于ISO 26262和IEC 61508)및做资格套件(对于do-178和do-254)를통해업계표준을합니다。
시작하기:
런타임오류와진단오류
아이션을을실행하기전에오버플로,0으로나누기,배열범위를벗어남,비정규비정규값및부동소수점오류는물론터유효성오류를포함하여런타임모델링오류를탐지탐지수수오류와모델링오류오류를탐지할수
데드로직
시뮬레이션과과생성된코드의실행중에동작되지않는를모델에서에서 |
커버리지를늘확장하기한테스트이스
불완전한모델커버리지위해수동으로만든기존테스트케이스를를확장확장확장를확장확장 |
안전요구照片
马铃薯®,s金宝appimulink및extenflow를사용하여정형된안전사항에따라설계가동작동작검증합니다。