摘要目的:为HDL代码生成准备金宝app一个Simulink模型。为不需要优化的简单模型生成HDL代码和测试平台。

• 为HDL代码生成准备金宝appSimulink模型
• 生成HDL代码
• 生成测试台
• 使用HDL模拟器验证生成的HDL代码

摘要目的:建立生成的HDL代码与模型中特定的Simulink块之间的对应关系。金宝app使用定点工具完成模型的定点体系结构。

• 定点缩放和继承
• 定点设计工作流
• 使用定点顾问
• 使用定点工具
• 命令行界面

摘要目的:为多速率设计生成HDL代码

• 为生成HDL代码准备多速率模型
• 生成带有单个或多个时钟引脚的HDL代码
• 理解和应用时钟域交叉的技术

摘要目的:使用管道满足设计时间要求。使用特定的硬件实现并共享资源进行区域优化。

• 使用HDL工作流顾问生成HDL代码
• 通过流水线来满足时间要求
• 为兼容的Simulink块选择特定的硬件实现金宝app
• 在子系统中共享FPGA/ASIC资源
• 验证优化后的HDL代码是位真循环精确的
• 将Simulin金宝appk块映射到FPGA上的专用硬件资源

摘要目的:在HDL代码中实现浮点值和操作。

• 为什么以及何时使用本机浮点
• 使用HDL编码器生成与目标无关的HDL代码
• 定点和浮点比较
• 优化浮点实现

摘要目的:在你的设计中加入手写的HDL代码和/或供应商IP。

• 接口外部HDL代码

摘要目的:使用Simulink模型中的HDL模拟器验证HDL代码。金宝app

• 验证用HDL编码器生成的HDL代码
• 比较手工编写的HDL编码器与“黄金模型”
• 将HDL代码集成到Simulink中进行仿真金宝app