교육과정세부정보
2본일교육과정은HDL编码器™및HDL校验™를이용하여仿真软件모델로부터HDL코드생성과金宝app검증하는방법을다룹니다。
본과정의주내용은다음과같습니다。
- HDL코드생성을위한Simu金宝applink모델구성
- 호환성있는Si金宝appmulink모델을위한HDL코드와测试台생성
- 速度및区域优化수행
- 手写코드와기존IP통합
- 测试台및Cosimulation을이용한HDL코드검
1일차
HDL코드생성을위한Simu金宝applink모델의준비사항
학습목通讯录:HDL코드생성을위해Simu金宝applink모델의준비사항이필합니다。최적화가필없는간단한모델용HDL코드와테스트벤치를생성합니다。
- HDL코드생성을위한Simu金宝applink모델의준비사항
- HDL코드생성
- 테스트벤치생성
- HDL시뮬레이터를사용하여생성된HDL코드검
고정소수점정밀도제어
학습목通讯录:생성된HDL코드와모델의특정Simul金宝appink블록사이의연관성을규명합니다。定点工具을사용하여모델의고정소수점아키텍처를완성합니다。
- 고정소수점스케일링및상속
- 定点设计器워크플로
- 定点的工具
- 명령줄터페이스
멀티레이트모델을위한HDL코드생성
학습목通讯录:멀티레이트설계를위한HDL코드를생성합니다。
- HDL코드생성을위한멀티레이트모델준비사항
- 단일클록핀또는다중클록핀을사용하는HDL코드생성
- 时钟域穿越의경우에사용되는기법이해및적용
2일차
생성된HDL코드최적화
학습목通讯录:파이프라을사용하여설계타이밍구사항을충족합니다。특정하드웨어구현방식을사용하고리소스공유를통해면적을최적화합니다。
- HDL工作流顾问를사용하여HDL코드생성
- 파이프라을통한타이밍구사항충족
- 다중의구현이가능한Sim金宝appulink블록에서특정하드웨어구현방식선택
- 서브시스템의fpga / asic리소스공유
- 최적화된HDL코드가비트단위와클럭단위로정확(bit-true周期ccurate)한지를검증합니다。
- 金宝appSimulink블록을FPGA의전용(专用)하드웨어리소스에매핑
네이티브부동소수점사용
학습목通讯录:HDL코드에서부동소수점값과연산을구현합니다。
- 네이티브부동소수점을사용할때와이유
- HDL编码器를사용한타깃(目标)독립HDL코드생성
- 고정소수점과부동소수점비교
- 부동소수점최적화구현
생성된hdl코드와외부hdl코드와의터페이스
학습목通讯录:손수작성한HDL코드및/또는공급업체(供应商)의IP를설계에통합합니다。
- 외부HDL코드와터페이스
연동시뮬레이션으로HDL코드검
학습목通讯录:金宝appSimulink모델에서HDL시뮬레이터를사용하여HDL코드를검합니다。
- HDL编码器를사용하여생성된HDL코드검
- 손수작성한HDL코드와“골든모델(黄金模型)”비교
- 시뮬레이션을위해Si金宝appmulink에HDL코드통합
您也可以从以下列表中选择一个网站: