用MATLAB和Simulink编程Xilinx Zynq soc金宝app
일정보기및등록교육과정세부정보
본4일교육과정은Sim金宝appulink®환경에서개발및구성한모델을Xilinx®Zynq®-7000所有可编程soc플랫폼으로瞄准하는방법을다룹니다。본교육과정은嵌入式编码器®와HDL编码器™를사용하여하드웨어및소프트웨어통합설계에사용될임베디드코드및HDL코드를생성및검증하고,이目标를하고자하는仿真软件金宝app®사용자를위해설계되었습니다。
본과정의주내용은다음과같습니다。
- Zynq플랫폼개및환경설정
- 嵌入式编码器및HDL编码器소개
- IP코어생성및배포
- Axi4터페이스사용
- processor -in- loop(PIL)검
- 실시간응용을위한데이터터페이스
- 디바이스드라이버통합
- 커스텀参考设计
1일차
Zynq플랫폼개및환경설정
摘要目的:Zynq-7000플랫폼과MATLAB환경을구성합니다。
- Zynq-7000개
- Zynq플랫폼과소프트웨어설정
- Matlab환경구성
- Zynq하드웨어의연결성테스트
嵌入式编码器및HDL编码器소개
摘要目的:임베디드코드생성용仿真软金宝app件모델을구성하고생성된코드를효과적으로해석합니다。
- 임베디드응용프로그램아키텍처
- Ert코드생성
- 코드 모듈
- 생성된코드의데이터구조
- HDL코드생성을위한Simu金宝applink모델구성
- HDL워크플로어드바이저사용
IP코어생성및배포
摘要目的:高密度脂蛋白워크플로어드바이저를사용하여仿金宝app真软件모델을구성하고,HDL C과코드를모두생성하여빌드한다음,Zynq플랫폼에배포합니다。
- 프로그래밍가능한로직을위한서브시스템구성
- 타깃(目标)터페이스와주변기기구성
- IP코어생성및sdk와통합
- Fpga비트스트림빌드및배포
- 소프트웨어터페이스모델생성및배포
- 외부모드에서파라미터조정
2일차
Axi4터페이스사용
摘要目的:프로세싱시스템과프로그래밍가능한로직간의데이터통신을위해다양한AXI인터페이스를사용합니다。
- Axi터페이스개
- AXI4-Lite응용
- AXI4-Stream사용
- Axi4성능관련고려사항
processor -in- loop(PIL)검
摘要目的:公益诉讼을사용하여Zynq플랫폼에서실행중인알고리즘을검증하고사용자양산(生产)알고리즘의실행시간을프로파일링합니다。
- Zynq에서의PIL(Processor-in-the-loop)워크플로
- 모델참조를사용한pil검
- Pil을사용한코드실행프로파일링
- Pil고려사항
3일차
실시간응용프로그램을위한데이터터페이스
摘要目的:UDP인터페이스를사용하여Zynq플랫폼에서실행중인仿真软件와실시金宝app간응용프로그램간에데이터를스트리밍합니다。
- 데이터护栏护栏터페이스개护栏护栏
- 데이터스트리밍을위한udp블록구성
- 金宝appSimulink와Zynq간의데이터동기화
- Axi스트림을사용한데이터터페이스
- 설계 분할
- 데이터터페이스고려사항
디바이스드라이버통합
摘要目的:프로세싱시스템에서주변기기를통합하기위한장치드라이버터페이스를개발합니다。
- 장치드라이버개발을위한워크플로
- 레거시코드툴사용
- Gpio mgr .터페이스
- 장치드라이버크로스컴파일링
4일차
사용자지정참조설계
摘要目的:재사용가능한Vivado용IP를만들고패키징합니다。사용자지정보드와참조설계를등록합니다。
- 사용자지정참조설계의사용동기
- Vivado용재사용가능한IP생성
- 참조설계개
- 참조설계사용자지정
- 보드및사용자지정참조설계등록
수준:중급
수강자필수조건:
- 金宝app系统和算法建模的Simulink(또는)金宝appSimulink汽车系统设计또는金宝appSimulink用于航空航天系统设计)
- 이수c언어및hdl에대한기본적지식
기간:4반일(半天)
언어:英文,한국어