MATLAB的答案

我怎么添加多个AXI4-Stream接口IP核心产生的高密度脂蛋白编码器?

6视图(30天)

接受的答案

MathWorks支金宝app持团队
编辑:MathWorks支金宝app持团队 2019年8月5日
MATLAB R2019a,高密度脂蛋白编码器只支持一个奴隶(输入)AX金宝appI4-Stream接口,和一个主(输出)AXI4-Stream接口/ IP核。对于许多特别提款权和视频应用程序中,需要多个输入或输出通道。
在这个时候,一个可能的解决方法如下:
1)在高密度脂蛋白工作流顾问任务1.1中,有必要选择一个特定的董事会(如“目标平台”。“Zedboard”)。如果您选择“通用Xilinx平台”,目前还不可能支持这个工作流金宝app
2)创建并注册自定义选择董事会参考设计,文中列出的工作流程:
//www.tatmou.com/help/releases/R2019a/hdlcoder/ug/register-a-custom-reference-design.html
为了缓解这个过程,您可以参考现有的参考设计为选定的董事会。例如,在Windows机器上AXI4-Stream参考设计Zedboard可以发现:
C: \ ProgramData \ MAT金宝appLAB工具箱\ SupportPackages \ R2019a \ \ hdlcoder \ SupportPackages \ zynq7000 \ + ZedBoard \ + vivado_stream_2018_2
这还需要从Vivado出口一块设计。一个完整的例子工作流可以在这里找到:
//www.tatmou.com/help/releases/R2019a/hdlcoder/examples/define-and-register-custom-board-and-reference-design-for-zynq-workflow.html d117e22885
3)在自定义参考设计文件(如。“plugin_rd.m”),多次调用该“addAXI4StreamInterface”功能来定义多个AXI4-Stream接口。可以指定每一个不同的接口ID来区分它们。例如,你可能在您的自定义参考设计做以下文件:
%添加第一个AXI4-Stream接口
hRD.addAXI4StreamInterface (…
“MasterChannelNumber”, 1…
“SlaveChannelNumber”, 1…
“MasterChannelConnection”,“axi_dma_s2mm / S_AXIS_S2MM”,…
“SlaveChannelConnection”,“axi_dma_mm2s / M_AXIS_MM2S”,…
“MasterChannelDataWidth”32岁的…
“SlaveChannelDataWidth”32岁的…
“InterfaceID”,“AXI4-Stream_1”);
%添加第二个AXI4-Stream接口
hRD.addAXI4StreamInterface (…
“MasterChannelNumber”, 1…
“SlaveChannelNumber”, 1…
“MasterChannelConnection”,“axi_dma_s2mm_2 / S_AXIS_S2MM”,…
“SlaveChannelConnection”,“axi_dma_mm2s_2 / M_AXIS_MM2S”,…
“MasterChannelDataWidth”32岁的…
“SlaveChannelDataWidth”32岁的…
“InterfaceID”,“AXI4-Stream_2”);
4)一旦创建自定义的参考设计,你可以选择它在高密度脂蛋白工作流顾问任务1.2。
5)在高密度脂蛋白工作流顾问任务1.3中,您现在可以选择从多个AXI4-Stream接口。注意,由于目前的局限性,有必要准备好信号模型和地图的所有AXI4-Stream接口。
3评论
显示2年长的评论
一些Venugopal
一些Venugopal 2019年4月30日
编辑:MathWorks支金宝app持团队 2020年10月7日
我以下这些例子。我相信不需要步骤1的DE1-SoC我使用IP核编解码器在转换频率。我无法弄清楚如何添加plugin_rd接口。m文件我无法找到的文档 addAXI4StreamInterface。 我明白,一旦这样做,AXI4-Stream接口应该出现的下拉菜单中高密度脂蛋白工作流顾问任务1.3。
的文档 https: //www。mathworks。com/帮助/hdlcoder /ug /getting-started-with-hardware-software-codesign-workflow-for-intel-soc-devices。html 讨论奴隶接口。但不是关于流接口。也尽管说 显示如下图所示 ”,没有转换频率图对应于这一点。
除了SoC设计项目文件, plugin_rd.m 还定义了自定义参考之间的接口连接设计和高密度脂蛋白IP核心 显示如下图所示 通过语句:
hRD.addClockInterface (…
“ClockConnection”,“pll_0.outclk0”,…
“ResetConnection”,“hps_0.h2f_reset”,…
“DefaultFrequencyMHz”,50岁,…
“MinFrequencyMHz”5,…
“MaxFrequencyMHz”,500,…
“ClockModuleInstance”,“pll_0”,…
“ClockNumber”,0);
hRD.addAXI4SlaveInterface (…
“InterfaceConnection”,“hps_0.h2f_axi_master”,…
“BaseAddress”,“0 x0000”);
谢谢!

登录置评。

更多的答案(0)

类别

找到更多的在英特尔SoC设备在帮助中心和文件交换

标签

下载188bet金宝搏


释放

R2019a

社区寻宝

找到宝藏在MATLAB中央,发现社区如何帮助你!

开始狩猎!