坏的时间延迟后insterting IP核心从模型生成金宝app
1视图(30天)
显示旧的评论
你好,我有一个vivado项目添加simulink-generated IP核。金宝app
我总是得到巨大的时间延迟实施阶段。
出于测试目的,我做了一个非常简单的与乘数模型项目。金宝app
我出口用以下设置:
将其添加到下面的块设计:
连接时钟使常数1,重置为反向重置,用于前一块(因为模型生成的IP核心使用反向重置)。金宝app
我得到以下结果:
我试过两个生成HDL代码打包成IP核心Vivado和直接从模型生成IP核。金宝app结果都是一样的。
没有时间错误,如果我不使用仿真软件生成的IP核心(或HDL代码)。金宝app
有我应用的一些设置不对吗?
0评论
答案(2)
王晨
2020年11月16日
编辑:王晨
2020年11月16日
嗨,亚历克斯,
它看起来像你的模型可能有很长的关键路径,我看不到任何管道延迟路径的数据。
你试过添加流水线寄存器吗?
此外,它看起来像你的数据路径上运行速度较慢(我看到的数据路径是绿色的,而不是红色的速度)。一个替代的选择当你的关键路径是速度较慢,是使用“Enable-based多循环路径约束”特性。这个功能是默认了。
您可以参考以下视频使用多循环路径约束功能:
或以下文档:
也请记得将约束应用到新项目时生成的HDL编码添加到自己Vivado项目。
另外,以下文档页面也显示一些特性(如注释的关键路径模型)来帮助你识别关键路径来满足时间:
谢谢,
王
Vighnesh Kamath
2020年11月16日
嗨,亚历克斯,
有可能为你发送你的仿真软件模型从上面的图片吗?金宝app
我们可以做一些分析,试图提供一个解决方案来解决你的问题。
问候,
Vighnesh