道贾
MathWorks
2012年开始活跃
我在MathWorks研究HDL验证器产品。
免责声明:这里发布的任何建议或意见都是我自己的，不代表MathWorks的意见。
专业兴趣:FPGA, HDL，信号处理，无线通信
内容提要
回答
MATLAB作为AXI大师
请安装以下库:https://reference.digilentinc.com/lib/exe/fetch.php?tok=6ec654&media=http%3A%2F%2Ffiles…
MATLAB作为AXI大师
请安装以下库:https://reference.digilentinc.com/lib/exe/fetch.php?tok=6ec654&media=http%3A%2F%2Ffiles…
5年前b| 0
|接受
回答
当选择“共同仿真模型”和“SystemVerilog DPI测试台”时，HDL编码器仿真工具的问题
我们在某些情况金宝app下支持Vivado模拟器，但不是所有情况。例如，在MAT中支持vivado模拟器…金宝app
当选择“共同仿真模型”和“SystemVerilog DPI测试台”时，HDL编码器仿真工具的问题
我们在某些情况金宝app下支持Vivado模拟器，但不是所有情况。例如，在MAT中支持vivado模拟器…金宝app
5年前b| 0
回答
filWizard: Altera Stratix IV GX 230 FPGA开发套件验证期间出现错误
我想你的猜测可能是对的。我们确实在您的设置中使用Altera Etherent SGMII到GMII IP。它需要一个额外的Alt…
filWizard: Altera Stratix IV GX 230 FPGA开发套件验证期间出现错误
我想你的猜测可能是对的。我们确实在您的设置中使用Altera Etherent SGMII到GMII IP。它需要一个额外的Alt…
6年前b| 0
回答
我怎么能使用vhdl泛型，当我从我的vhdl代码与HDL验证器生成matlab系统对象?
使用FPGA-in- loop，一旦生成了FPGA编程文件，泛型的值就固定了。你无法改变它……
我怎么能使用vhdl泛型，当我从我的vhdl代码与HDL验证器生成matlab系统对象?
使用FPGA-in- loop，一旦生成了FPGA编程文件，泛型的值就固定了。你无法改变它……
6年前bbbb1
|接受
回答
是否有可能测试HDL设计与多个时钟使用fpga在环路和Simulink?金宝app
fpga -in- loop不支持多个异步时钟。金宝app如果你所有的时钟都是同步的，也就是说，它们来源于……
是否有可能测试HDL设计与多个时钟使用fpga在环路和Simulink?金宝app
fpga -in- loop不支持多个异步时钟。金宝app如果你所有的时钟都是同步的，也就是说，它们来源于……
6年前b| 0
回答
HDL验证器是否支持BEECube 金宝appMiniBEE的fpga在环?
虽然对BEECube MiniBEE的HDL验证器支金宝app持已经停止，但用户仍然可以在MiniBEE上运行fpga -in- loop…
HDL验证器是否支持BEECube 金宝appMiniBEE的fpga在环?
虽然对BEECube MiniBEE的HDL验证器支金宝app持已经停止，但用户仍然可以在MiniBEE上运行fpga -in- loop…
7年前bbbb10 1
回答
Zedboard fpga in loop
有一个通用的教程://www.tatmou.com/help/hdlverifier/examples/verify-hdl-implementation-of-pid-controller-u…
Zedboard fpga in loop
有一个通用的教程://www.tatmou.com/help/hdlverifier/examples/verify-hdl-implementation-of-pid-controller-u…
7年前bbbb10 1
回答
与HDL验证器和ModelSim Altera Edition 10.1d联合仿真
不幸的是，没有解决办法。最好的方法是使用HDL验证器支持的ModelSim版本之一，例如，Mode…金宝app
与HDL验证器和ModelSim Altera Edition 10.1d联合仿真
不幸的是，没有解决办法。最好的方法是使用HDL验证器支持的ModelSim版本之一，例如，Mode…金宝app
9年前b| 0
|接受
