来自HDL编码器的Xil金宝appinx Zynq支持

为Zynq SoC的FPGA部分生成代码

HDL编码器™金宝appXilinx支持包^®Zynq^®平台支持使用Xil金宝appinx Vivado生成可集成到FPGA设计中的IP核^®设计套件，或Xilinx ISE设计套件。

结合使用时嵌入式编码器^®金宝appXilinx Zynq平台支持包，该解决方案可用于硬件/软件工作流，涵盖Xilinx Zynq设备和平台上的仿真、原型、验证和实现。这使得将基于模型的设计更容易集成到您的工作流程中，支持快速的设计迭代周期，并帮助您及早发现和纠正设计和规范错误。

支持以下Xilinx评估板和套件：金宝app

Zynq入门

硬件名称	描述
ZedBoard采用Zynq全可编程SoC	用于Xilinx Zynq All Programmable SoC的低成本开发板
Xilinx Zynq全可编程SoC ZC702评估套件	功能齐全的Zynq评估工具包，具有广泛的功能集和丰富的I/O可扩展性。基于Z-7020 Zynq装置.
Xilinx Zynq All Programmable SoC ZC706评估试剂盒	高性能Zynq评估工具包基于Z-7045 Zynq器件.
Xilinx Zynq UltraScale+MPSoC ZCU102评估套件	基于Xilinx Zynq UltraScale+ EG家族的设备

还可以指定自定义Zynq目标（需要MATLAB R2015a及更高版本）。

看到硬件支持包系统需求金宝app表适用于当前和以前的版本、版本和平台可用性。