Xilinx fpga和Zynq soc
在Xilinx设备上对算法进行建模、验证和编程
领域专家和硬件工程师使用MATLAB®和Sim金宝appulink®开发原型和生产应用程序,以便在Xilinx上部署®FPGA和Zynq®SoC设备。
使用MATLAB和Simulin金宝appk,您可以:
- 在系统级对硬件架构进行建模
- 无需编写任何代码即可编程FPGA或SoC
- 使用MATLAB和Simulink产品模拟和调试FPGA或SoC下载188bet金宝搏金宝app
- 为FPGA或SoC集成生成生产HDL和C代码
“我们在我们的领域有丰富的经验,但在FPGA集成方面经验很少。金宝appSimulink和HDL编码器使我们能够专注于为我们的产品设计智能算法,而不是如何在特定的FPGA上运行这些算法。”
鲍里斯·范阿梅隆根,奥罗利亚
使用MATLAB与Xilinx fpga和Zynq soc
模型制作与模拟试验
金宝appSimulink for Model Based Design(基于模型设计的Simulink)通过对硬件实现进行高级建模并在系统环境中进行模拟,使您能够缩短Xilinx FPGA和Zynq SoC应用程序的开发时间。此外,您还可以量化为定点为了更有效地使用资源,或生成可合成的本机浮点HDL更容易fpga程序.
HDL编码器™ 生成可合成的VHDL®或Verilog®直接从HDL-ready Simulink和MA金宝appTLAB函数块的应用程序,如信号处理,无线通信,电机和功率控制和图像/视频处理.
用于DSP的Xilinx系统生成器和Xilinx模型编写器将特定于xilinx的块添加到Simulink,用于系统级仿金宝app真和硬件部署。您可以将System Generator块与本机Simulink块集成到一起以生成HDL代码。金宝app
SoC块集™ 用于分析的软硬件交互性能Zynq UltraScale+MPSoC和RFSoC设备,包括内存的使用和调度/OS效果。
了解更多
探索产品下载188bet金宝搏
基于FPGA和zynqsoc平台的原型设计
要开始制作原型,可以下载金宝app支持包针对预配置的Xilinx FPGA和Zynq SoC评估平台,实现空中直播软件无线电,无刷直流电机控制,视频和图像处理使用实时摄像机输入,或深度学习推理处理。HDL编码器然后指导您完成直接从Simulink编程FPGA或SoC的步骤,而无需编写HDL代码。金宝app
您可以从多种技术中选择,直接从MATLAB和Simulink调试FPGA原型。您可以将IP插入到:金宝app读取或写入AXI寄存器在MATLAB和车载存储器位置之间传输大信号或图像文件;捕获数据从内部信号到FPGA在MATLAB中进行分析;或者在运行的评估工具包上测试您的算法环路中的FPGA使用MATLAB或Simulink测试平金宝app台。
探索产品下载188bet金宝搏
用于生产集成的HDL和IP核心生成
大多数块支持HDL代码生成特性金宝appHDL块属性允许您指定自定义硬件实现选项,例如管道插入、资源共享和RAM映射。HDL代码生成设置使您能够全局自定义优化、重置样式、时钟启用、命名约定等。加上在Simulink中设计实现体系结构的能力,您可以完全控制金宝app速度和面积优化用于Xilinx FPGA和Zynq SoC设备。
您可以在Vivado中生成可读的可合成RTL,以便和非算法内容集成®. 如果您安装了Zynq的HDL编码金宝app器支持包,然后您可以生成一个IP核心包装器,该包装器使用各种AXI协议与Arm通信®处理器和其他设备IP。你可以使用嵌入式编码器®金宝appZynq支持包生成驱动程序和应用软件,为Arm应用处理器编程。
探索产品下载188bet金宝搏