目的：准备HDL代码生成S金宝appimulink模型。生成不需要优化的简单模型的HDL代码和测试平台。

• 为生成HDL代码准备金宝appSimulink模型
• 生成HDL代码
• 生成测试台
• 验证生成的HDL代码与HDL仿真

目的：在该模型建立生成的HDL代码和特定Simulink模块之间的对应关系。金宝app采用定点工具来完成模型的固定点结构。

• 定点定标和继承
• 定点设计工作流程
• 定点工具
• 命令行界面

目的：生成的多速率设计的HDL代码。

• 制备多速率模型，用于产生HDL代码
• 生成HDL代码具有单个或多个时钟引脚
• 了解并施加用于时钟域交叉技术

目的：采用符合设计时序要求的管道。使用特定的硬件实现和共享资源进行区域优化。

• 生成HDL代码与HDL工作流顾问
• 会议通过流水线的时序要求
• 为兼容的Simulink块选择特定的硬件实现金宝app
• 在子系统共享FPGA / ASIC资源
• 验证，优化后的HDL代码是位真正的周期精确
• 将Simulin金宝appk模块映射到FPGA上的专用硬件资源

目的：在HDL代码中实现浮点值和操作。

• 为什么和什么时候使用本地浮点数
• 目标独立的HDL代码生成与HDL编码器
• 定点与浮点比较
• 浮点实现的优化

目的：在您的设计一体化手写的HDL代码和/或供应商方的IP。

• 接口外部HDL代码

目的：使用Simulink模型中的HDL模拟器验证您的HDL代码。金宝app

• 与HDL编码器生成的验证HDL代码
• 手工编写HDL代码“黄金模式”比较
• 结合HDL代码到Simulink仿真金宝app