UVM代

从Simulink生成UVM组件金宝app^®子系统

从Simulink模型生成通用验证方法(UVM)测试组件和被测行为设计(DUT)。金宝app您可以以两种方式使用生成的组件。

生成带有测试台和行为(DUT)的UVM顶部模型。使用生成的UVM top模块作为测试环境，并用您自己的仿真模型替换生成的行为DUT。
生成UVM测试组件，并将它们集成到现有的UVM环境中。

该特性需要金宝app仿真软件编码器™．

功能

uvmbuild 生成UVM测试平台金宝app模型

对象

uvmcodegen.uvmconfig UVM配置对象

主题

UVM组件生成概述
从Simulink模型生成一个通用验证方法(UVM)环境。金宝app
自定义生成UVM代码
在生成UVM测试台架时，自定义文件横幅和HDL模拟时间刻度。
生成SystemVerilog断言和功能覆盖
生成SystemVerilog即时断言验证语句和模型验证块，并收集功能覆盖信息(需要金宝app仿真软件测试™许可证)。
使用可调参数进行UVM仿真
从Simulink可调参数生成UVM参数。金宝app
序列子系统中的可调参数
从Simulink可调参数中按UVM顺序生成随机约束参数。金宝app
计分板子系统中的可调参数
从Simulink可调参数生成UVM记分牌中的随机约束参数。金宝app

特色的例子

从Simulink生成参数化UVM测试台架金宝app

在Simulink中开发一个设计和测试平台，并为通用验证方法(UVM)金宝app环境生成等效的仿真uvmbuild．相关示例展示了如何使用特定于协议的驱动程序、约束随机序列和参数化记分牌来扩展这个测试平台，以改进验证。

开放的例子

用基于轴的RTL DUT代替UVM试验台的行为DUT

从简单的行为DUT接口转向使用AXI Lite和AXI Stream总线协议的RTL DUT接口。一些UVM组件必须更改，例如驱动程序和监视器，但是原始的测试台架结构以及序列和记分牌组件可以重新使用而无需修改。

开放的例子

UVM测试台架序列随机约束

将约束随机验证添加到由Simulink®生成的通用验证方法(UVM)测试台架中。金宝appSimul金宝appink参数和刺激生成的输入端口都在UVM测试台中产生了可随机序列类数据成员。通过使用标准的UVM类继承和工厂重写，设计验证工程师可以向他们的UVM测试套件中添加新的和有价值的约束随机测试用例。

开放的例子

更改UVM测试台中计分板的参数

在Simulink®生成的UVM测试台上控制响应检查器的参数。金宝app这样的参数化帮助设计验证工程师在不同的测试场景下重用记分牌。金宝app检查器的Simulink参数将产生一个配置对象，其值可以在派生的测试类中设置(随机与否)，也可以直接通过命令行加参数设置。

开放的例子

UVM测试台中包含驱动程序和监视器

使用uvmbuild函数生成一个通用验证方法(UVM)测试平台，其中包括一个来自Simulink®设计和测试平台的UVM驱动程序和监视器。金宝app

打开实时脚本