Girish Venkataramani MathWorks
在本次网络研讨会中,您将学习如何利用HDL编码器探索设计选择调整到特定的速度和区域限制。使用HDL Coder,您可以调用几个优化特性,这些特性允许您共享硬件资源以减少区域占用,并允许您将设计流水线化以提高设计的时钟频率。
MathWorks的工程师将演示对HDL Coder的最新增强,当从Simulink模型、MATLAB代码和状态流程图生成可合成的Verilog和VHDL时,可以使用迭代工作流来探索速度/区域设计空间。金宝app
我们将讨论以下议题:
主持人:Girish Venkataramani是HDL优化和HW/SW联合设计小组的团队领导。他自2007年以来一直致力于HDL Coder产品,是该产品的编译基础设施和HDL(速度/区域)优化框架的首席架构师。在加入MathWorks之前,Girish参与了几个涉及不同C-to-HDL编译器工具的研究问题。他持有Carnegie Mellon University的电气和计算机工程博士学位,在那里他研究了异步C-to-HDL编译器中的性能分析和优化问题。他持有加州大学河滨分校(University of California Riverside)计算机科学硕士学位。
录音时间:2014年1月30日
你也可以从以下列表中选择一个网站:
选择中国网站(中文或英文)以获得最佳网站性能。其他MathWorks国家站点没有针对您所在位置的访问进行优化。