主要内容

createFloatingPointTargetConfig

类:hdlcoder。FloatingPointTargetConfig
包:hdlcoder

为指定的浮点库创建浮点目标配置

展开全部页面

语法

fpconfig = hdlcode . createfloatingpointtargetconfig(库)
fpconfig = hdlcode . createfloatingpointtargetconfig(库，名称，值)

描述

要为浮点库创建浮点目标配置对象，请使用hdlcoder.createFloatingPointTargetConfig函数。你可以为这些库创建一个浮点配置对象:

  • 本机浮点数

  • 阿尔特拉®大功能(ALTERA FP功能)

  • Altera Megafunctions (ALTFP)

  • 赛灵思公司®LogiCORE®

fpconfig= hdlcoder.createFloatingPointTargetConfig (图书馆）创建一个hdlcoder。FloatingPointTargetConfig对象获取给定浮点库。

fpconfig= hdlcoder.createFloatingPointTargetConfig (图书馆，名称,值）创建一个hdlcoder。FloatingPointTargetConfig对象，使用由一个或多个对象指定的附加选项名称,值对参数。的名字也可以是属性名和价值对应的值。的名字必须出现在单引号内(”)．您可以以任意顺序指定多个名称-值对参数Name1, Value1,…,的家．

输入参数

全部展开

浮点库名称，指定为字符向量

例子:“ALTERAFPFUNCTIONS”

名称-值参数

的可选逗号分隔对名称,值参数。的名字参数名称和价值对应的值。的名字必须出现在引号内。您可以以任意顺序指定多个名称和值对参数Name1, Value1,…,的家．

可以指定的名称-值对参数取决于为创建浮点配置所选择的库。

本机浮点数

全部展开

指定是否希望HDL Coder™在设计中处理非正数。将此属性指定为字符向量。非正数是小于最小正数的非零数。要指定此属性，请使用for图书馆中,选择NATIVEFLOATINGPOINT．

指定您希望HDL Coder对您的设计使用的浮点运算符使用最大或最小延迟设置。将此属性指定为字符向量。要指定此属性，请使用for图书馆中,选择NATIVEFLOATINGPOINT

指定您希望HDL Coder在设计中如何为浮点乘法器实现尾数乘法过程。使用此选项，您可以控制目标平台上的DSP使用情况。要了解更多信息，请参见尾数乘数策略．

阿尔特拉FP功能

全部展开

指定是否希望HDL Coder将Altera megfunction IP中的管道寄存器初始化为零。将此属性指定为逻辑．为了避免在HDL模拟中出现潜在的数值不匹配，请离开InitializeIPPipelinesToZero设置为真正的．要指定此属性，请使用for图书馆中,选择ALTERAFPFUNCTIONS．

ALTFP和赛灵思公司LogiCORE

全部展开

指定使用Xilinx LogiCORE或Altera megfunction IP将设计映射为最小或最大延迟。将此属性指定为字符向量。

指定使用Xilinx LogiCORE或Altera megfunction IP将设计映射为最小或最大延迟。将此属性指定为字符向量。

例子

全部展开

打开脚本

这个例子展示了如何在HDL Coder中使用本地浮点支持创建一个浮点目标配置，然后生成代码。金宝app

创建一个浮点目标配置

要创建浮点配置，请使用hdlcode . createfloatingpointtargetconfig。

load_system (“sfir_single”);fpconfig = hdlcode . createfloatingpointtargetconfig (“NATIVEFLOATINGPOINT”）
fpconfig = FloatingPointTargetConfig属性:库:'NativeFloatingPoint'库设置:[1×1 fpconfig。NFPLatencyDrivenMode] IPConfig: [1×1 hdlcode . floatingpointtargetconfig .IPConfig]

指定自定义库设置

若要自定义浮点配置，可指定自定义库设置。

fpconfig.LibrarySettings.HandleDenormals =“关闭”；fpconfig.LibrarySettings.LatencyStrategy =“最小值”；fpconfig.LibrarySettings.MantissaMultiplyStrategy =“NoMultiplierFullAddShift”；fpconfig。图书馆Settings
MantissaMultiplyStrategy: 'NoMultiplierFullAddShift'版本:'1.0.0'

查看本机浮点运算符的延迟时间

IPConfig对象显示浮点运算符的最大和最小延迟值。

fpconfig。IPConfig
ans =数据类型名称MaxLatency MinLatency  __________ _______________________ __________ __________ ' ABS ' '单' 0 0 ' ADDSUB ' '单' 12 7 ' ' '每股单36 36的量化“单一“42 42”转化为“NUMERICTYPE_TO_SINGLE“6 6”把“SINGLE_TO_NUMERICTYPE ' 6 6 '因为' '单27个27的DIV ' '单' 32 32 EXP“单一“23日23”解决“单一”3 3 '日志“单一20 20的极大极小的“单一”3 3 ' MOD ' '单' 0 0 MUL ' '单' 8 ' POW2 ' '单' 2 2》倒数“单一”19日19 RELOP“单一”3 3“快速眼动”'单声' 0 0 '四舍五入'单声' 5 5 ' rsqrt '单声' 17 17 ' signum '单声' 0 0 ' sin '单声' 27 27 ' sincos '单声' 27 27 ' sqrt '单声' 28 28 ' uminus '单声' 0 0

生成代码

makehdl (“sfir_single / symmetric_fir”，“FloatingPointTargetConfiguration”fpconfig,.．.“TargetDirectory”，“C: / NativeFloatingPoint / hdlsrc”）
生成“sfir_single/symmetric_fir”的HDL。###开始HDL检查。您所选择的代码生成和优化选项引入了额外的管道延迟。延迟平衡功能自动插入匹配的延迟进行补偿。DUT需要初始管道设置延迟。每个输出端口都会经历这些额外的延迟。###输出端口0:30个周期。###输出端口1:30个周期。###开始VHDL代码生成'sfir_single'。### sfir_single/symmetric_fir/nfp_add_comp作为C:\NativeFloatingPoint\hdlsrc\sfir_single\nfp_add_comp.vhd ### Working on sfir_single/symmetric_fir/nfp_mul_comp as C:\NativeFloatingPoint\hdlsrc\sfir_single\nfp_mul_comp.vhd. ### Working on sfir_single/symmetric_fir as C:\NativeFloatingPoint\hdlsrc\sfir_single\symmetric_fir.vhd. ### Generating package file C:\NativeFloatingPoint\hdlsrc\sfir_single\symmetric_fir_pkg.vhd. ### Creating HDL Code Generation Check Report file://C:\NativeFloatingPoint\hdlsrc\sfir_single\symmetric_fir_report.html ### HDL check for 'sfir_single' complete with 0 errors, 0 warnings, and 0 messages. ### HDL code generation complete.

生成的VHDL代码保存在hdlsrc文件夹中。

另请参阅

|

主题

HDL编码器文档

金宝app

在fpga上部署5G NR无线通信:完整的MATLAB和Simulink工作流程金宝app

在fpga上部署5G NR无线通信:完整的MATLAB和Simulink工作流程金宝app

下载白皮书