主要内容

bitor

位操作或

所有的页面崩溃

语法

C = bitor (A, B)
(A, B, C = bitor assumedtype)
objout = bitor (netobj1 netobj2)

描述

例子

C= bitor (A、B)返回位操作或一个和B。

例子

C= bitor (A、B,assumedtype)假设一个和B的assumedtype。

objout= bitor (netobj1,netobj2)返回. net的位操作或枚举对象netobj1和netobj2。

例子

全部折叠

打开生活的脚本

创建一个真值表的逻辑或操作。

一个= uint8 ([0 1;0 1]);B = uint8 ([0 0;1 1]);TTable = bitor (A, B)
TTable =2 x2 uint8矩阵0 1 1 1

bitor返回1如果任一位操作输入1。

打开生活的脚本

MATLAB®使用二进制补码编码负整数。例如,找到5的二进制补码表示,你的位模式的积极的版本号(00000101),每一位交换(11111010),然后结果(加111111011)。

因此,位操作或5 (11111011)和6 (00000110)1 (11111111)。

= 5;bitget (8: 1:1,“int8”)
ans =1×81 1 1 1 1 0 1 1
b = 6;bitget (b, 8: 1:1,“int8”)
ans =1×80 0 0 0 0 1 1 0
c = bitor (a, b,“int8”)
c = 1
bitget (c, 8: 1:1,“int8”)
ans =1×81 1 1 1 1 1 1 1
打开生活的脚本

使用bitor和bitshift包装四8位字节组成的32位的整数。

创建四个字节的数据。指定数据与十六进制的字面量,使用-u32后缀指定数据应该存储uint32。每个字节包含8位的数据。

byte4 = 0 x87u32;byte3 = 0 x65u32;byte2 = 0 x43u32;byte1 = 0 x21u32;

首先添加第一个字节作为第一个8位的一个32位无符号整数。

packedNum = byte1;

接下来,把其他三个字节packedNum,使用bitshift字节转移到适当的位置,bitor复制部分结束。

packedNum = bitor (packedNum bitshift (byte2 8));packedNum = bitor (packedNum bitshift (byte3 8 * 2));packedNum = bitor (packedNum bitshift (byte4 8 * 3));

查看包装32位整数。

格式十六进制packedNum
packedNum =uint3287654321

输入参数

全部折叠

输入值,指定为标量、向量,矩阵或多维数组。输入一个和B必须是相同的大小或尺寸兼容(例如,一个是一个米——- - - - - -N矩阵和B是一个标量或1——- - - - - -N行向量)。有关更多信息,请参见兼容数组大小的基本操作。一个和B还必须是相同的数据类型,除非是一个标量的两倍。

  • 如果一个和B双阵列,assumedtype没有指定,那么MATLAB®对待一个和B作为无符号64位整数。

  • 如果assumedtype是指定的,那么所有的元素一个和B一定范围内的整数值的assumedtype。

数据类型:双|逻辑|int8|int16|int32|int64|uint8|uint16|uint32|uint64

假设的数据类型一个和B,指定为“uint64”,“uint32”,“uint16”,“uint8”,“int64”,“int32”,“int16”,或“int8”。

  • 如果一个和B双数组,那么assumedtype可以指定任何有效的整数类型,但违约“uint64”。

  • 如果一个和B整型数组,那么assumedtype必须指定相同的整数类型。

数据类型:字符|字符串

输入值,指定为。net枚举对象。你必须运行一个版本的Windows®使用。net枚举对象作为输入参数。

bitor是一个实例方法的MATLAB从. net创建枚举枚举对象。

输出参数

全部折叠

位操作或结果,作为一个数组返回。C是相同的数据类型一个和B。

  • 如果任何一一个或B是一个标量双,另一个是一个整数类型,然后呢C是整数类型。

位操作或结果,作为。net返回枚举对象。

扩展功能

C / c++代码生成
生成C和c++代码使用MATLAB®编码器™。

GPU的代码生成
生成NVIDIA的CUDA®代码®GPU使用GPU编码器™。

HDL代码生成
生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

版本历史

之前介绍过的R2006a

另请参阅

|||||||

主题