金宝app支持EDA工具和硬件- MATLAB & Simulink - MathWorks Be金宝appnelux - 金宝app,下载188bet金宝搏,金宝搏官方网站

金宝app支持EDA工具和硬件

化妆要求

要开始，看到设置MATLAB-HDL模拟器连接或在Simulink中启动用于协同仿真的HDL模拟器金宝app．

韵律Xcelium.需求

马铃薯草^®和仿真软金宝app件^®金宝app支持节奏^®使用HDL Verifier™的验证工具。只有64位版本的incisive^®得到了金宝app化妆品的支持。使用这些推荐版本之一，该版本已经完全测试了当前版本：

Xcelium™19.03

HDL验证程序共享库（liblfihdls * .so那liblfihdlc * .so）是使用的GCC.包括在Cadence Incisive中^®模拟器平台分布。在将自己的应用程序链接到HDL模拟器之前，请先尝试对此进行建立GCC.．有关如何构建和链接自己的应用程序的更多详细信息，请参阅HDL模拟器文档。

导师图形Questa.和ModelSim使用要求

MATLAB和Simu金宝applink金宝app支持Mentor图形^®验证工具使用HDL验证器。使用以下推荐版本之一。每个版本都经过了针对当前版本的全面测试:

Questa.^®核心/ Prime 2020.4
ModelSim^®2020.4体育

笔记

HDL验证器不支持ModelSim的这些版本金宝app:

ModelSim我
Modelsim-Intel.^®FPGA版本
ModelSim-Intel Starter版本
Questasim-Intel FPGA版
Questasim-Intel Starter Edition

FPGA验证要求

Xilinx.使用要求

Matlab和Simu金宝applink金宝app支持Xilinx^®设计工具使用HDL验证器。使用以下推荐版本的fpga -in- loop (FIL)工具:

Xilinx Vivado^®2020.1
Xilinx ISE 14.7

笔记

斯巴达的FPGA板需要Xilinx ISE^®6, Virtex^®-4，Virtex-5和Virtex-6系列。

对于工具设置说明，请参阅建立FPGA设计软件工具．

英特尔qu使用要求

MATLAB和Simu金宝applink金宝app支持Intel设计工具使用HDL验证器。使用推荐版本的FIL工具:

英特尔Quartus.^®Prime 18.1.
英特尔Quartus Prime Pro 20.2（支持英特金宝app尔飓风^®仅限10 GX）
Intel Quartus II 13.1(仅金宝app支持Intel Cyclone III板)

对于工具设置说明，请参阅建立FPGA设计软件工具．

Microsemi使用要求

Matlab和Simu金宝applink金宝app支持Microsemi^®设计工具使用HDL验证器。使用推荐版本的FIL工具:

Microsemi libero.^®SOC v12.0

对于工具设置说明，请参阅建立FPGA设计软件工具．

金宝app支持FPGA板连接的FIL模拟

对于董事会支持，见金宝app金宝app支持FPGA设备，用于FPGA验证．

附加板可以自定义添加FPGA板经理．看金宝app支持FPGA器件族单板定制．

JTAG连接

供应商	所需的硬件	需要软件
英特尔	USB Blaster I或USB Blaster II下载电缆	USB Blaster I或II司机对于Windows^®操作系统:Quartus Prime可执行目录必须在系统路径上。对于Linux.^®操作系统：不支持以下Quartus II 13.1的版本。金宝app不支持Quartus II 14.1。金宝app仅支持64位Quartus。金宝appQuartus Library目录必须继续`ld_library_path.`之前MATLAB开始。在上的Quartus库之前预先准备Linux发行版库路径`ld_library_path.`．例如，`/ lib / x86_64-linux-gnu：$ quartus_path`．
Xilinx.	Digilent^®下载电缆。如果您的电路板有载位Digilent USB-JTAG模块，请使用USB电缆。如果您的电路板有标准的Xilinx 14引脚JTAG连接器，请使用Digilent的HS2或HS3电缆。	对于Windows操作系统:Xilinx Vivado可执行目录必须在系统路径上。适用于Linux操作系统：Digilent Adept2
Xilinx.	FTDI USB-JTAG电缆金宝app支持与板载FT4232H，FT232H或FT2232H设备的电路板，实现USB到JTAG的设备	安装这些D2xx驱动程序。适用于Windows操作系统：2.12.28（64位） Linux操作系统:1.4.22(64位) 安装指南请参见D2xx司机来自FTDI芯片网站。
Microsemi	不支持JTAG连接金宝app

笔记

通过使用Simulink或MATLAB的DigileD JTAG电缆模拟FPGA设计，您不能使用任何需要访问JTAG的调试软件;金宝app例如，Vivado逻辑分析仪。

以太网连接

所需的硬件	金宝app支持的接口^[一种]	需要软件
千兆以太网卡交叉网线支持以太网连接的FPGA板金宝app	千兆以太网 - GMII 千兆以太网- RGMII 千兆以太网- SGMII 以太网,信息产业部以太网 - RMII.	对以太网连接没有软件要求，但要确保主机上的防火墙不阻止UDP通信。
^[一种]这Microsemi FPG金宝appA板的HDL验证器支持包金宝app仅支持SGMII接口。

笔记

低于2019.2金宝app的Vivado版本支持RMII。
以太网连接到Vivado Vivado版本的Vivex-7 VC707的连接不超过2金宝app013.4。

金宝app支持FPGA设备，用于FPGA验证

HDL Verifier支金宝app持FIL仿真、FPGA数据捕获和MATLAB AXI master设备，如下表所示。这些板的板定义文件在下载FPGA单板支持包金宝app．通过FPGA板定制，您可以添加其他与FIL、FPGA数据捕获和MATLAB AXI master一起使用的FPGA板(FPGA板定制）.

设备的家庭	木板	以太网			JTAG.			PCI Express			评论
设备的家庭	木板	费尔	FPGA数据捕获	Matlab Axi Master	费尔	FPGA数据捕获	Matlab Axi Master	费尔^[一种]	FPGA数据捕获	Matlab Axi Master	评论
Xilinx Artix^®－7	Digilent Nexys™4 Artix-7	X			X	X	X
Xilinx Artix^®－7	Digilent Arty Board.	X	X	X	X	X	X
Xilinx Kintex.^®－7	Kintex-7 KC705	X	X	X	X	X	X	X
Xilinx Kintex UltraScale™	Kintex UltraScale FPGA KCU105评估套件	X	X	X	X	X	X
Xilinx Kintex UltraScale +™	Kintex UltraScale + FPGA KCU116评估套件		X	X	X	X	X			X	有关更多信息，请参阅PCI Express MATLAB AXI Master（Xilinx FPGA板的金宝appHDL验证程序支持包）．
Xilinx Spartan-6	Spartan-6 SP605	X	X	X
	Spartan-6 SP601	X	X	X
	XUP Atlys Spartan-6	X	X	X
Xilinx Spartan-7	Digilent Arty S7-25				X	X	X
Xilinx Virtex UltraScale	Virtex UltraScale FPGA VCU108评估试剂盒	X	X	X	X	X	X
Xilinx Virtex UltraScale +	Virtex UltraScale+ FPGA VCU118评估套件		X	X	X	X	X	X
Xilinx Virtex-7	Virtex-7 VC707	X	X	X	X	X	X	X
Xilinx Virtex-7	Virtex-7 VC709				X	X	X	X
Xilinx Virtex-6	Virtex-6 ML605	X	X	X
Xilinx Virtex-5	Virtex ML505	X	X	X
	Virtex ML506	X	X	X
	Virtex ML507	X	X	X
	Virtex XUPV5-LX110T	X	X	X
Xilinx Virtex-4	Virtex ML401	X	X	X							笔记金宝app对Virtex-4设备家族的支持将在未来的版本中被移除。
	Virtex ML402	X	X	X
	Virtex ML403.	X	X	X
Xilinx Zynq.^®	zynq - 7000 ZC702				X	X	X
	zynq - 7000 ZC706			X	X	X	X
	Zedboard™			X	X	X	X				使用标记为“PROG”的USB端口进行编程。
	ZYBO™Zynq-7000开发委员会				X	X	X
	Picozed™SDR开发套件				X	X	X
	Minied™					X	X
Xilinx Zynq UltraScale +	Zynq UltraScale + MPSOC ZCU102评估套件				X	X	X
	Zynq UltraScale + MPSOC ZCU104评估套件				X	X	X
	Zynq UltraScale + MPSOC ZCU106评估套件				X	X	X
	Zynq UltraScale+ RFSoC ZCU111评估试剂盒				X	X	X
	Zynq UltraScale + RFSOC ZCU216评估套件				X	X	X
英特尔arria.^®2	Arria II GX FPGA开发工具包	X			X	X	X
英特尔Arria V	Arria V SoC开发套件				X	X	X
英特尔Arria V	Arria V初学者工具包	X			X	X	X
英特尔Arria 10	Arria 10 SoC开发工具包	X			X	X	X				对于以太网连接，使用Quartus Prime 16.1或更新。
英特尔Arria 10	Arria 10 GX	X			X	X	X	X		X	对于以太网连接，使用Quartus Prime 16.1或更新。 Quartus Prime 18.0不建议在PCI Express上Arria 10 Gx^®．
英特尔旋风四世	Cyclone IV GX FPGA开发套件	X			X	X	X
	DE2-115发展与教育委员会	X			X	X	X				Altera.^®DE2-115 FPGA开发板有2个以太网端口。FIL仅使用Ethernet 0端口。请确保您的主机通过以太网电缆与板上的Ethernet 0端口连接。
	BeMicro SDK	X			X	X	X
英特尔第三旋风	Cyclone III FPGA入门套件				X	X	X				Altera旋风III板支持Quartus II 13.1金宝app 笔记金宝app将在将来的释放中删除对Cyclone III设备系列的支持。
	Cyclone III FPGA开发工具包	X			X	X	X
	Altera Nios II嵌入式评估套件，气旋III版	X			X	X	X
英特尔气旋V	Cyclone V GX FPGA开发套件	X			X	X	X
	Cyclone V SoC开发套件				X	X	X
	Cyclone V GT开发套件	X			X	X	X	X
	TerasicAtlas-SoC套件/ DE0-NANO SOC套件				X	X	X
	箭^®SoCKit开发工具包				X	X	X
英特尔旋风10 LP	Altera旋风10低压评估试剂盒				X	X	X
英特尔旋风10 GX	Altera Cyclone 10 GX FPGA评估工具包				X	X	X				必须使用Quartus Prime Pro。
英特尔马克斯^®10	arrow max 10 deca	X		X	X	X	X
英特尔Stratix.^®4	Stratix IV GX FPGA开发工具包	X			X	X	X
英特尔Stratix V.	DSP开发套件，Stratix V Edition	X			X	X	X	X
Microsemi SmartFusion^®2	MicroSemi SmartFusion2 SoC FPGA高级开发套件	X									看安装MicroSemi SmartFusion2 SoC FPGA高级开发套件（MicroSemi FPG金宝appA板的HDL验证机支持包）．
Microsemi Polarfire^®	Microsemi Polarfire评估试剂盒	X									看安装Microsemi Polarfire评估试剂盒（MicroSemi FPG金宝appA板的HDL验证机支持包）．
Microsemi RTG4^®	RTG4-DEV-KIT	X
^[一种]仅支持64位Windows操作系统使用PCI Express连接。金宝app

限制

对于具有多个FPGA设备的FPGA开发板，只能将其中一个这样的设备与FIL一起使用。

FPGA板支持包。金宝appFPGA板支持包包含所有支持的金宝app电路板的定义文件。您可以下载一个或多个特定于供应商的软件包。要使用fil，请至少下载其中一个包，或自定义自己的电路板定义文件。看创建自定义FPGA板定义．

要查看HDL验证程序支持包的列表，请访问金宝appHDL验证器支持的硬件金宝app．下载FPGA板支持包:金宝app

在MATLAB家选项卡,环境部分中,点击附加组件>获取硬件支持包金宝app．

金宝app支持FPGA器件族单板定制

HDL验证程序支持以下FP金宝appGA设备系列用于定制;也就是说，当您创建自己的电路板定义文件时。看FPGA板定制．PCI Express不是电路板自定义的支金宝app持连接。

笔记

这Microsemi FPG金宝appA板的HDL验证器支持包不支持董事会定制。金宝app

设备的家庭		限制
Xilinx.	Artix 7
	金克7.
	Kintex UltraScale.
	Kintex UltraScale +.
	斯巴达人6	不支持以太网PHY RGMII。金宝app
	斯巴达式的7
	Virtex 4.	笔记金宝app对Virtex-4设备家族的支持将在未来的版本中被移除。
	Virtex 5.
	Virtex 6.
	Virtex 7.	金宝app仅支持以太网PHY SGMII。
	Virtex UltraScale
	Virtex UltraScale +
	Zynq 7000
	Zynq UltraScale +
英特尔	Arria II
	Arria V.
	Arria 10
	Cyclone III	笔记金宝app将在将来的释放中删除对Cyclone III设备系列的支持。
	Cyclone IV.
	气旋V
	Cyclone 10 LP.
	旋风10 GX.
	马克斯10
	Stratix四
	Stratix V.

UVM和DPI组件生成需求

UVM和DPI组件生成支持同一版本的Cadence Incisiv金宝appe和Mentor Graphics Questa和Modelsim，如Cyimulation。您可以生成DPI组件，以用于64位或32位inchive。

此外，UVM和DPI组件生成还支持:金宝app

synopsys^®VCS.^®MX o - 2018.09 SP2

笔记

当您在Debian上的Modelim 10.5b中运行DPI组件^®8.3，你可能会遇到一个库不兼容错误:

**警告：**警告：（VSIM-7032）本机上似乎没有安装64位GLIBC RPM。呼叫GCC可能会失败。**致命：**错误:( vsim-3827）无法编译'stub_syms_of_fooour.so'：

为了避免这个问题，就上代码生成窗格在配置参数中，尝试以下选项：

设定构建配置到更快的跑步．
或者，设置构建配置到指定并指定编译器标志-O3．

UVM生成还需要UVM参考实现，可从中下载UVM标准网站．对于每个受支持的模拟器，此特性都使用默认的发布版本进行测试。金宝app

TLM代要求

通过当前版本，TLMG包括支持：金宝app

编译器：
- 视觉工作室^®: VS2008、VS2010、VS2012、VS2013、VS2015和VS2017
- Windows 7.1 SDK.
- GCC 6.3.
Systemc：
- SystemC 2.3.1（包括TLM）
  您可以下载SystemC和TLM库https://accellera.org．咨询Accellera Systems Initiative网站，了解有关如何在下载后构建这些库的信息。
系统C建模库(SCML)
- SCML 2.4.3
  您可以从这里下载SCMLhttps://www.synopsys.com.．

故障排除

在Windows计算机上执行HDL验证器产品示例时，可能会出现由260个字符的Windows路径限制引起的错误。有时可以抓住条件，您可能会收到以下错误，例如以下情况：

构建失败，因为构建文件名称超过260个字符的Windows限制。使用较短路径的工作目录构建，以允许使用更短的文件名创建要构建的文件．

然而，通常，在执行第三方工具期间创建长路径，例如Vivado或Quartus，并且来自这些工具的产生错误似乎是不相关的。此类错误的一些示例是：

c:\Users\user\OneDrive - MathWorks\Documents\MATLAB\Examples\R2021b\xilinxfpgaboards\ ZynqEthernet\ ethernettaximasterzynq . \src \ sources_1 \ bd \ design_1 ip \ design_1_mig_7series_0_0 \ _tmp \ \ / design_1_mig_7series_0_0 / example_design / rtl / traffic_gen / mig_7series_v4_2_axi4_tg。v请考虑使用OS subst命令将路径的一部分映射到虚拟驱动器号，以缩短路径长度。看到回答记录AR52787想要查询更多的信息。分辨率：在Windows 7或更高版本中，MKLink命令也可用于创建符号链接并缩短路径。

警告：[Vivado 12-8222]运行失败：'clk_wiz_0_synth_1'，'simcycle_fifo_synt_1'wait_on_run：time（s）：cpu = 00:00:00;经过= 00:02:16。内存（MB）：峰值= 1636.988;增益= 0.000＃if {[get_property进度[get_runs synth_1]]！=“100％”} {＃错误“错误：综合失败”

错误（12006）：节点实例“ident”实例化未定义实体“alt_sld_fab_altera_connection_identification_hub_171_gdd6b5i”确保正确指定了所需的库路径，定义指定的实体，或更改实例化。如果此实体代表Intel FPGA或第三方IP，则为IP生成合成文件。

当运行该示例的根文件夹已经相当长时间，例如超过100个字符，可以怀疑长路径。

在检测到和未检测到的长路径中，以避免错误，请使用其中一种方法：

将示例目录映射到较短的驱动器别名。例如，下面将从路径中删除122个字符，为260个字符限制提供更多空间。
CMD> Subst W：“C：\ Users \ Janedoe \ Onedrive - Personal \ Documents \ Matlab \ examples \ R2021B \ HDlverifier \ 金宝appGetStartedWithSimulinkHdlcosimexample”
打开示例后，将示例目录复制到具有简短名称的目录中(例如/ TMP.）.

HDL验证程序文档

金宝app

尝试matlab，sim金宝appulink等产品下载188bet金宝搏

立即获得试用