本文阐述了如何实现符合半导体技术学术研究中心(STARC)的设计风格指南和规范做- 254标准使用HDL Coder™和基于模型的设计。HDL编码器生成与目标无关的、可合成的Verilog®和硬件描述语言(VHDL)®从MATLAB代码®函数,仿真软件金宝app®模型和Stateflow®图表。生成的HDL代码对源设计是位真和周期精确的，可以针对fpga和asic进行原型和生产。
本文概述了使用HDL Coder生成符合标准的ASIC和FPGA设计所涉及的主要步骤，并解释了如何使用HDL Coder特性来增强和促进符合标准测试的关键阶段硬件设计工作流。
这篇文章发表于版网络．
读完整篇文章．
