信号处理算法被整合到大多数日立产品中，包括用于电信服务的无线基站，接入点和发射机，以及企业网络的IP-PBX和视频会议系统。下载188bet金宝搏传统上，这些算法已经实现为ASIC。随着通信市场多元化和移动到高混合，低批量生产，日立越来越依赖于FPGA。
我们采用了Matlab的模型设计®和模拟金宝app®作为我们的标准开发工作流程为FPGA设计。因此，我们通过在设计过程中早期评估系统性能，改善了团队之间的沟通，降低了开发时间和降低风险。
我们以前的工作流程的限制
日立通信系统的典型FPGA开发项目涉及三支球队：
- 系统设计团队开发信号处理算法以满足功能要求，并使用框图，算法代码，状态转换表等创建规范。
- FPGA设计团队创建功能图和HDL代码，包括测试工作台，用于验证最终算法。该团队还执行逻辑合成和路由步骤，以及验证FPGA实现。
- 功能测试团队测试每个组件的物理原型。然后，它们集成了组件并测试了整个系统，包括无线电RF和模拟组件。
在我们以前的基于文档的设计工作流程中，每个团队都开发了自己的规范。这在团队之间创建了沟通差距，以及延迟和误差风险增加。
系统设计团队和FPGA设计团队都从基于FPGA设计团队规范的功能图工作（图1）。我们必须使用此功能图来确定系统设计团队是否需要澄清或附加信息来描述HDL代码中所需的功能。这导致了不必要的延迟和重复的努力，使过程成为瓶颈，特别是对于FPGA设计团队。
用基于模型的设计缩小通信差距
我们采用基于模型的设计，使团队能够通过共享仿真环境中的模型来验证规范。在这个新的工作流程中，我们使用MATLAB和SIMULINK来模拟信号处理算法。金宝app系统设计和FPGA设计团队使用该模型作为可执行规范。该模型在整个设计过程中精制和精制。HDL代码是从逻辑合成，地点和路由和硬件实现的模型生成的。
我们发现，使用基于模型的设计开发的FPGA实现导致了通过传统工作流程所达到的处理性能和资源效率几乎相同。功耗几乎是等效的。
此外，FPGA设计团队能够处理这个项目，几乎有几半的工程师所需的工程师数量。我们无法减少头部计数的一个原因是精炼Simulink模型所需的时间。金宝app
应用基于模型的设计：批判性考虑因素和示例
在许多方面，我们发现基于模型的设计是理想的工作流程（图2）。在对实际FPGA设计中评估这种方法时，我们确定了三种元素，它是成功结果的关键：综合后模型细化，测试模式生成和模拟。
金宝appSimulink Model Freeinement.
通常，系统设计团队创建信号处理算法。为了精确，算法采用双精度浮点数据进行建模。由于目标FPGA只能处理定点数据，因此必须将模型转换为固定点。为硬件实现准备算法涉及其他注意事项，包括量化错误，位宽和字长配置以及矢量数据处理。此外，在准备代码生成时，必须精制算法模型以优化处理器性能，同时有效地使用FPGA设备上的DSP单元或RAM等资源。
测试模式生成
HDL编码器™允许您自动生成HDL测试模式数据，并使用与Simulink模型的接口自动生成。金宝app这极大地减少了手动创建测试台所需的时间和精力。
逻辑合成后模拟
逻辑合成后运行模拟是验证实现的耗时方式不可或缺的耗时。必须将此任务作为替代传统设计规则检查到手工编码的HDL。我们发现，使用带有HDL Verifier™的FPGA-In-in-Loop（FIL）仿真减少了此任务所需的时间（表1）。
| 仿真方法 | 模拟时间 |
|---|---|
| 逻辑合成后仿真（门级网表仿真） | 大约200个小时 |
| FPGA in-in-Loop | 4分30秒 |
| 金宝app | 60分钟 |
| VHDL. | 370分钟 |
表1.各种选项的验证时间。
在FIL中，Simul金宝appink模型直接连接到标准FPGA测试板（图3）。
减少验证时间意味着我们可以运行更多的测试用例。在日立，我们使用这种方法有效地检测错误，包括来自定时控制器电路和初始化电路的误差。
结果
图4显示了向我们的无线通信系统开发过程引入基于模型的设计的结果。
示例1：在FIR滤波器中使用DSP单元
在此示例中，我们使用向量表达式描述有限脉冲响应（FIR）滤波器中的DSP单元（图5）。
图5. FIR滤波器设计和实现：首先迭代。
但是，当我们实现直接从此模型生成的HDL代码时，我们使用DSP单元外的添加剂。因此，该设计不符合110 MHz时钟速率要求。
图6. FIR滤波器设计和实现：精制性能更好。
要最有效地使用DSP单位的内置加法器链，我们根据FPGA供应商的建议精制了模型。结果是78 MHz至340 MHz的性能改善（图6）。
示例2：使用DSP单元进行复杂乘法器
在该示例中，我们在Simulink中描述了一个复杂的乘法器实现块（图7）。金宝app
图7.复杂的乘法器设计和实现：首先迭代。
请注意，输出后立即插入单元延迟。对于该单元延迟实现，我们在DSP单元外激活了一个触发器（FF）。我们的目标是在位于乘法器和加法器之间的内置DSP单元中实施单位延迟。
我们通过改变FF结构来改进模型。使用DSP系统工具箱™，我们添加了第二个延迟块（图8）。我们配置了逻辑合成的额外约束，以禁止重节束并允许流水线。结果，FF有效地在DSP单元上实施。
图8.复杂的乘法器设计和实现：精制以实现更好的性能。
缓解到基于模型的设计的过渡
为确保成功实施基于模型的设计，我们举行了技术研讨会，以帮助系统设计师和FPGA设计人员了解基于模型的设计的概念和优势。我们还开发了一套全面的指导方针，可规范FPGA设计工作流程，并帮助算法设计人员和FPGA设计团队有效地使用Simulink作为共享可执行规范。金宝app这些指南包括以下内容：
金宝appSimulink规范。本指南提供了大约50个规则，规定了如何创建Simulink模型。金宝app它包含一般规则，例如信号和数据的操作条件和命名规则，以及指定模型结构，层次结构和框图格式的规则。
验证标准。本指南涵盖了硬件详细设计验证，FPGA实现和FPGA单元验证。它包括流程，所需的检查和验证文件。
HDL编码器提示。本文件总结了我们对如何有效使用HDL编码器的知识。它包含大约40项，包括如何操作和配置HDL编码器。
FIL用户手册。本文档总结了我们在HDL验证程序中使用FIL功能的经验，包括如何设置和操作FIL仿真环境。
推动采用基于模型的设计
我们的团队主动推动日立在日立的模型设计。有时我们通过自行完成整个项目，从电路选择到硬件测试，熟悉基于模型的设计并证明各种发展概念。
迄今为止，我们在日立的10多个产品开发项目中采用了基于模型的设计，包括设计和开发无线基站，光通信设备和图像处理系统中的信号处理组件。我们希望将基于模型的设计的采用扩展到新的开发项目，并在日立和我们的合作伙伴公司内与其他部门分享我们的累积经验。
