MathWorks今天宣布，随着Matlab和Simulink产品系列的最近发布2019B的可用性，金宝appVision HDL工具箱包括本机的多功能流媒体支持，以处理FPGA上的高帧速率（HFR）和高分辨率金宝app视频。视频，图像处理和FPGA设计工程师可以在处理4K或8K视频和视频的视频和较高分辨率的视频和视频时加快行为和实施权衡的探索和模拟。金宝搏官方网站
设计FPGA的FPGA用于实时处理高分辨率和HFR视频，如工业检验，医学成像和智能，监测，监测，andreconnaissance（ISR）受到挑战，以满足吞吐量，资源使用和功耗目标。Vision HDL Toolbox提供可以并行处理4或8像素的块，底层硬件实现自动更新，以支持具有指定并行性的模拟和代码生成。金宝app此功能可帮助硬件工程师与图像和视频处理工程师合作，以探索和模拟高级抽象的视觉处理硬件行为。通过将HDL编码器添加到此设计工作流程，工程师可以直接从其验证的高级模型生成可合成的，优化的目标独立vhdl或Verilogcode。
“在FPGA，ASIC和SOC设备上实施视觉处理算法需要吞吐量和资源使用情况，4K，8K和高帧率视频乘以这一挑战，”MathWorks的主要产品营销经理Jack Erickson说。“在高级抽象中探索解决方案空间并模拟，帮助工程师在架构之前更快地收敛到注册传输级别（RTL）。Vision HDL工具箱及其本机多映射器每时钟处理自动实现所有详细信息，因此工程师可以专注于开发满足其要求的硬件就绪算法。“
Vision HDL Toolbox为FPGA，ASIC和SOC设备上的视觉系统的设计和实现提供了像素流式流算法。它提供了一个设计框架，支持各种接口类型，帧大小和帧速率。金宝app工具箱模型硬件实现中的视频和图像处理算法包括延迟，控制信号和行缓冲区
工具箱算法旨在在VHDLAND Verilog（带HDL编码器）中生成可读的可综合代码。生成的HDL代码是FPGA的帧大小，最多可达8K分辨率和HFR视频。
Vision HDL Toolbox R2019B在全球范围内提供。要了解更多信息，请访问：mathworks.com/下载188bet金宝搏products/vision-hdl.。
