PN序列发生器gydF4y2Ba

生成伪噪声序列gydF4y2Ba

扩展所有的页面gydF4y2Ba

库:gydF4y2Ba
通信工具箱/通讯来源/序列生成器gydF4y2Ba
通信工具箱高密度脂蛋白/通讯资源的支持金宝appgydF4y2Ba

描述gydF4y2Ba

PN序列发生器块生成的伪随机二进制序列数据使用一个线性反馈移位寄存器(LFSR)。伪噪声序列通常用于伪随机打乱,在直接序列扩频通信系统。有关更多信息,请参见gydF4y2Ba更多关于gydF4y2Ba。gydF4y2Ba

这些图标显示了启用了所有端口的块。gydF4y2Ba

例子gydF4y2Ba

与线性反馈移位寄存器模型PN序列生成gydF4y2Ba

序列的输出gydF4y2BaPN序列发生器gydF4y2Ba可以建模使用线性反馈移位寄存器(LFSR)由原始模型®块。金宝appgydF4y2Ba

开放模式gydF4y2Ba

在多路径通道PN传播为单用户系统gydF4y2Ba

这个模型模拟了单用户系统的伪随机散布在多路径传输环境。这类似于移动信道环境中,接收到的信号是在多个路径。每条路径可以有不同的振幅和延迟。接收器结合独立路径前后一致地使用多路径传输分集接收实现收益。建模系统不褪色效果和模拟接收机得到完美的知识路径的数量和各自的延迟。gydF4y2Ba

开放模式gydF4y2Ba

PN蔓延在多路径信道多用户系统gydF4y2Ba

这个模型模拟了伪随机扩散两个用户的多径传播环境。这类似于移动信道环境中,接收到的信号是在多个路径。每条路径可以有不同的振幅和延迟。接收器结合独立路径前后一致地使用多路径传输分集接收实现收益。建模系统不褪色效果和模拟接收机得到完美的知识路径的数量和各自的延迟。gydF4y2Ba

开放模式gydF4y2Ba

添加剂加扰模型的输入数据金宝appgydF4y2Ba

数字通信系统通常使用添加剂加扰和descrambling随机输入数据来帮助定时同步和满足功率谱要求。扰频器块支持乘法匆忙但不支持添加剂加扰。金宝app执行添加剂加扰,您可以使用PN序列发生器块。这个例子实现了IEEE 802.11中指定的添加剂匆忙™[1]争先恐后地输入数据与输出序列生成的PN序列发生器。为一个MATLAB®的例子类似的工作流,看到gydF4y2Ba添加剂加扰的输入数据gydF4y2Ba的例子gydF4y2Bacomm.PNSequencegydF4y2Ba参考页面。gydF4y2Ba

开放模式gydF4y2Ba

港口gydF4y2Ba

输入gydF4y2Ba

全部展开gydF4y2Ba

面具gydF4y2Ba- - - - - -gydF4y2Ba输出的面具gydF4y2Ba
二进制向量gydF4y2Ba

输出面具推迟PN序列从最初的时间,指定为一个二进制向量gydF4y2BaNgydF4y2Ba元素。gydF4y2BaNgydF4y2Ba是发电机多项式的程度。gydF4y2Ba

依赖关系gydF4y2Ba

要启用这个端口,设置gydF4y2Ba源输出面具gydF4y2Ba来gydF4y2Ba输入端口gydF4y2Ba。gydF4y2Ba

数据类型:gydF4y2Ba双gydF4y2Ba|gydF4y2Bauint8gydF4y2Ba|gydF4y2Baufix1gydF4y2Ba

oSizgydF4y2Ba- - - - - -gydF4y2Ba输出的大小gydF4y2Ba
整数gydF4y2Ba

输出大小适应输出信号,指定为一个整数。为适应信息信号,明白了gydF4y2Ba适应信号基础知识gydF4y2Ba(金宝app模型)gydF4y2Ba。gydF4y2Ba

依赖关系gydF4y2Ba

要启用这个端口,选择gydF4y2Ba适应输出信号gydF4y2Ba并设置gydF4y2Ba最大输出大小源gydF4y2Ba来gydF4y2Ba对话框参数gydF4y2Ba。gydF4y2Ba

数据类型:gydF4y2Ba双gydF4y2Ba

裁判gydF4y2Ba- - - - - -gydF4y2Ba参考输入gydF4y2Ba
列向量gydF4y2Ba

参考输入,指定为一个列向量,确定最大和电流输出序列长度。的gydF4y2Ba裁判gydF4y2Ba必须适应信号输入。为适应信息信号,明白了gydF4y2Ba适应信号基础知识gydF4y2Ba(金宝app模型)gydF4y2Ba。gydF4y2Ba

依赖关系gydF4y2Ba

要启用这个端口,选择gydF4y2Ba适应输出信号gydF4y2Ba并设置gydF4y2Ba最大输出大小源gydF4y2Ba来gydF4y2Ba继承的参考输入gydF4y2Ba。gydF4y2Ba

数据类型:gydF4y2Ba双gydF4y2Ba

RstgydF4y2Ba- - - - - -gydF4y2Ba重置序列发生器gydF4y2Ba
0 | 1gydF4y2Ba

重置序列发生器,指定为gydF4y2Ba0gydF4y2Ba或gydF4y2Ba1gydF4y2Ba。有关更多信息,请参见gydF4y2Ba重置行为gydF4y2Ba。gydF4y2Ba

依赖关系gydF4y2Ba

要启用这个端口,选择gydF4y2Ba重置零输入gydF4y2Ba。gydF4y2Ba

数据类型:gydF4y2Ba布尔gydF4y2Ba

输出gydF4y2Ba

全部展开gydF4y2Ba

出gydF4y2Ba- - - - - -gydF4y2Ba伪随机噪声序列gydF4y2Ba
二进制向量gydF4y2Ba

PN序列,作为一个二进制向量返回。gydF4y2Ba

参数gydF4y2Ba

全部展开gydF4y2Ba

发电机多项式gydF4y2Ba- - - - - -gydF4y2Ba发电机多项式gydF4y2Ba
`“z ^ 6 + z + 1”gydF4y2Ba`(默认)|字符向量二进制字符串标量| |行向量gydF4y2Ba

发电机多项式决定移位寄存器的反馈连接,指定为这些选项之一:gydF4y2Ba

特征向量或字符串标量常数项的多项式gydF4y2Ba1gydF4y2Ba。有关更多信息,请参见gydF4y2Ba多项式的表示通信工具箱gydF4y2Ba。gydF4y2Ba
Binary-valued行向量表示多项式的系数递减的顺序的权力。这个向量的长度gydF4y2BaNgydF4y2Ba+ 1,gydF4y2BaNgydF4y2Ba多项式的次数。第一个和最后一个条目必须gydF4y2Ba1gydF4y2Ba的主要术语,表示程度gydF4y2BaNgydF4y2Ba和1的常数项。gydF4y2Ba
整数值元素的行向量表示多项式的非零项的指数递减的顺序的权力。必须最后一个条目gydF4y2Ba0gydF4y2Ba1,表明一个常数项。gydF4y2Ba

有关更多信息,请参见gydF4y2Ba简单的移位寄存器发电机gydF4y2Ba。gydF4y2Ba

例子:gydF4y2Ba' z z ^ ^ 8 + 2 + 1”gydF4y2Ba,gydF4y2Ba[1 0 0 0 0 0 1 0 1]gydF4y2Ba,gydF4y2Ba(8 2 0)gydF4y2Ba表示相同的多项式,gydF4y2BapgydF4y2Ba(gydF4y2BazgydF4y2Ba)=gydF4y2BazgydF4y2Ba^8gydF4y2Ba+gydF4y2BazgydF4y2Ba^2gydF4y2Ba+ 1。gydF4y2Ba

初始状态gydF4y2Ba- - - - - -gydF4y2Ba初始移位寄存器的状态gydF4y2Ba
`[0 0 0 0 0 1)gydF4y2Ba`(默认)|二进制行向量gydF4y2Ba

PN序列发生器的初始移位寄存器状态仿真开始时,指定为一个binary-valued行向量。向量的长度必须等于指定的生成多项式的程度gydF4y2Ba发电机多项式gydF4y2Ba。有关更多信息,请参见gydF4y2Ba简单的移位寄存器发电机gydF4y2Ba。gydF4y2Ba

请注意gydF4y2Ba

块生成一个非零的序列,gydF4y2Ba初始状态gydF4y2Ba向量必须包含至少一个非零元素。gydF4y2Ba

源输出面具gydF4y2Ba- - - - - -gydF4y2Ba源输出面具gydF4y2Ba
`对话框参数gydF4y2Ba`(默认)|gydF4y2Ba`输入端口gydF4y2Ba`

输出源面具,面具表明输出信息给,指定为其中一种:gydF4y2Ba

对话框参数gydF4y2Ba使用gydF4y2Ba输出面具向量(或标量转变价值)gydF4y2Ba参数设置。gydF4y2Ba
输入端口gydF4y2Ba添加和使用gydF4y2Ba面具gydF4y2Ba输入端口。gydF4y2Ba

输出面具向量(或标量转变价值)gydF4y2Ba- - - - - -gydF4y2Ba输出向量面具或标量值转变gydF4y2Ba
0(默认)标量| |整数二进制向量gydF4y2Ba

输出向量面具或标量值转变,指定为一个整数标量或二进制行向量的长度gydF4y2BaNgydF4y2Ba,在那里gydF4y2BaNgydF4y2Ba是发电机多项式的程度。这个参数决定了延迟PN序列的初始时间。有关更多信息,请参见gydF4y2Ba转移PN序列的起点gydF4y2Ba。gydF4y2Ba

依赖关系gydF4y2Ba

要启用该参数,设置gydF4y2Ba源输出面具gydF4y2Ba来gydF4y2Ba对话框参数gydF4y2Ba。gydF4y2Ba

适应输出信号gydF4y2Ba- - - - - -gydF4y2Ba选择输出可变长度的信号gydF4y2Ba
`从gydF4y2Ba`(默认)|gydF4y2Ba`在gydF4y2Ba`

选择要启用该参数变长序列在模拟输出。当你清楚这个参数,输出块固定长度的序列。当您选择该参数,块可以输出变长序列。为适应信息信号,明白了gydF4y2Ba适应信号基础知识gydF4y2Ba(金宝app模型)gydF4y2Ba。gydF4y2Ba

最大输出大小源gydF4y2Ba- - - - - -gydF4y2Ba最大输出大小源gydF4y2Ba
`对话框参数gydF4y2Ba`(默认)|gydF4y2Ba`继承参考港口gydF4y2Ba`

选择如何指定最大序列输出大小。gydF4y2Ba

对话框参数gydF4y2Ba——选择这个值来配置块使用gydF4y2Ba最大输出大小gydF4y2Ba参数设置为最大允许输出序列长度。的gydF4y2BaoSizgydF4y2Ba输入端口指定了电流输出信号的大小,和块输出继承了样本时间从输入信号。的输入值gydF4y2BaoSizgydF4y2Ba必须小于或等于gydF4y2Ba最大输出大小gydF4y2Ba参数。gydF4y2Ba
继承参考港口gydF4y2Ba——选择启用这个值gydF4y2Ba裁判gydF4y2Ba输入端口和配置块继承样品时间,最大大小,电流输出大小可变的信号的大小gydF4y2Ba裁判gydF4y2Ba输入端口。这些设置的最大允许输出序列长度。gydF4y2Ba

依赖关系gydF4y2Ba

要启用该参数,选择gydF4y2Ba适应输出信号gydF4y2Ba。gydF4y2Ba

最大输出大小gydF4y2Ba- - - - - -gydF4y2Ba最大输出大小gydF4y2Ba
`(10 - 1)gydF4y2Ba`(默认)|向量的形式gydF4y2BangydF4y2Ba1]gydF4y2Ba

指定最大输出大小的块。gydF4y2BangydF4y2Ba是一个积极的标量。gydF4y2Ba

例子:gydF4y2Ba(10 - 1)gydF4y2Ba指定一个10-by-1输出信号的最大大小。gydF4y2Ba

依赖关系gydF4y2Ba

要启用该参数,选择gydF4y2Ba适应输出信号gydF4y2Ba并设置gydF4y2Ba最大输出大小源gydF4y2Ba来gydF4y2Ba对话框参数gydF4y2Ba。gydF4y2Ba

样品时间gydF4y2Ba- - - - - -gydF4y2Ba输出样本的时间gydF4y2Ba
`1gydF4y2Ba`(默认)| 1 |正标量gydF4y2Ba

积极的标量之间的时间间隔,以秒为单位指定每个样本的输出信号。如果你设置gydF4y2Ba样品时间gydF4y2Ba来gydF4y2Ba1gydF4y2Ba,输出信号继承了样本时间从下游。信息之间的关系gydF4y2Ba样品时间gydF4y2Ba和gydF4y2Ba样品每帧gydF4y2Ba参数,看到gydF4y2Ba样品时间gydF4y2Ba。gydF4y2Ba

例子:gydF4y2Ba1gydF4y2Ba指定一个示例1秒的时间。gydF4y2Ba

依赖关系gydF4y2Ba

要启用该参数,明确gydF4y2Ba适应输出信号gydF4y2Ba。gydF4y2Ba

样品每帧gydF4y2Ba- - - - - -gydF4y2Ba样品每帧gydF4y2Ba
`1gydF4y2Ba`(默认)|正整数gydF4y2Ba

样品在一个通道的输出信号,每帧指定为一个正整数。之间的关系的信息gydF4y2Ba样品时间gydF4y2Ba和gydF4y2Ba样品每帧gydF4y2Ba,请参阅gydF4y2Ba样品时间gydF4y2Ba。gydF4y2Ba

依赖关系gydF4y2Ba

要启用该参数,明确gydF4y2Ba适应输出信号gydF4y2Ba。gydF4y2Ba

重置零输入gydF4y2Ba- - - - - -gydF4y2Ba重置零输入gydF4y2Ba
(默认)|gydF4y2Ba

选择要添加这个参数gydF4y2BaRstgydF4y2Ba输入端口。有关更多信息,请参见gydF4y2Ba重置行为gydF4y2Ba。gydF4y2Ba

使bit-packed输出gydF4y2Ba- - - - - -gydF4y2Ba使bit-packed输出gydF4y2Ba
(默认)|gydF4y2Ba

选择使该参数gydF4y2Ba包装的比特数gydF4y2Ba和gydF4y2Ba解释bit-packed值作为签署gydF4y2Ba可用的参数。gydF4y2Ba

当这个参数被选中时,对象输出一个列向量的长度gydF4y2Ba米gydF4y2Ba,其中包含最高有效位(MSB)第一位的整数表示的长度gydF4y2BaPgydF4y2Ba。gydF4y2Ba米gydF4y2Ba是样品的数量每帧中指定的吗gydF4y2Ba样品每帧gydF4y2Ba参数。gydF4y2BaPgydF4y2Ba是bit-packed单词中指定的大小gydF4y2Ba包装的比特数gydF4y2Ba参数。gydF4y2Ba

请注意gydF4y2Ba

第一位从左边bit-packed词包含整数表示的最重要的一点。gydF4y2Ba

包装的比特数gydF4y2Ba- - - - - -gydF4y2Ba包装的比特数gydF4y2Ba
8(默认)|整数范围内(1,32)gydF4y2Ba

包装部分,指定为一个整数范围内[1,32]。gydF4y2Ba

依赖关系gydF4y2Ba

要启用该参数,选择gydF4y2Ba使bit-packed输出gydF4y2Ba。gydF4y2Ba

解释bit-packed值作为签署gydF4y2Ba- - - - - -gydF4y2Ba解释bit-packed值作为签署gydF4y2Ba
(默认)|gydF4y2Ba

解释bit-packed值作为带符号整数数据值时选择的或无符号整数数据值。选择时,最重要的一点(符号位)1表示一个负值。gydF4y2Ba

依赖关系gydF4y2Ba

要启用该参数,选择gydF4y2Ba使bit-packed输出gydF4y2Ba。gydF4y2Ba

输出数据类型gydF4y2Ba- - - - - -gydF4y2Ba输出数据类型gydF4y2Ba
`双gydF4y2Ba`(默认)|gydF4y2Ba`布尔gydF4y2Ba`|gydF4y2Ba`最小的无符号整数gydF4y2Ba`

输出数据类型,指定为gydF4y2Ba双gydF4y2Ba,gydF4y2Ba布尔gydF4y2Ba,或gydF4y2Ba最小的无符号整数gydF4y2Ba。gydF4y2Ba

当gydF4y2Ba使bit-packed输出gydF4y2Ba清除,输出数据类型可以指定吗gydF4y2Ba双gydF4y2Ba,gydF4y2Ba布尔gydF4y2Ba,或gydF4y2Ba最小的无符号整数gydF4y2Ba。当gydF4y2Ba输出数据类型gydF4y2Ba参数设置为gydF4y2Ba最小的无符号整数gydF4y2Ba选择,输出数据类型是基于使用的设置gydF4y2Ba硬件实现gydF4y2Ba面板模型的配置参数对话框。如果gydF4y2BaASIC / FPGAgydF4y2Ba被选中的gydF4y2Ba硬件实现gydF4y2Ba窗格中,输出数据类型gydF4y2Baufix (1)gydF4y2Ba=理想的最小比特大小。所有其他选项,它是一个无符号整数与可用最小的单词长度足以容纳一点,通常对应于一个字符的大小(例如,gydF4y2Bauint8gydF4y2Ba)。gydF4y2Ba
当gydF4y2Ba使bit-packed输出gydF4y2Ba被选中时,输出数据类型可以指定吗gydF4y2Ba双gydF4y2Ba或gydF4y2Ba最小的无符号整数gydF4y2Ba。当gydF4y2Ba输出数据类型gydF4y2Ba参数设置为gydF4y2Ba最小的无符号整数gydF4y2Ba,输出数据类型是选择的基础上gydF4y2Ba解释bit-packed值作为签署gydF4y2Ba和gydF4y2Ba包装的比特数gydF4y2Ba参数和使用的设置gydF4y2Ba硬件实现gydF4y2Ba面板模型的配置参数对话框。如果gydF4y2BaASIC / FPGAgydF4y2Ba被选中的gydF4y2Ba硬件实现gydF4y2Ba窗格中,输出数据类型是理想的最小值gydF4y2BangydF4y2Ba位大小,等gydF4y2Basfix (n)gydF4y2Ba或gydF4y2Baufix (n)gydF4y2Ba基于gydF4y2Ba解释bit-packed值作为签署gydF4y2Ba参数。所有其他选项,它是一个签名或者无符号整数与可用最小的单词长度足以容纳gydF4y2BangydF4y2Ba位。gydF4y2Ba

块特征gydF4y2Ba

数据类型gydF4y2Ba	`布尔gydF4y2Ba`\|gydF4y2Ba`双gydF4y2Ba`\|gydF4y2Ba`不动点gydF4y2Ba`
多维信号gydF4y2Ba	`没有gydF4y2Ba`
适应信号gydF4y2Ba	`是的gydF4y2Ba`

更多关于gydF4y2Ba

全部展开gydF4y2Ba

简单的移位寄存器发电机gydF4y2Ba

一个线性反馈移位寄存器(LFSR),作为一个简单的移位寄存器实现发电机(SSRG),用于生成PN序列。这种类型的移位寄存器也被称为一个斐波那契的实现。例如,看到的gydF4y2Ba与线性反馈移位寄存器模型PN序列生成gydF4y2Ba。gydF4y2Ba

的gydF4y2Ba发电机多项式gydF4y2Ba参数确定的反馈移位寄存器的连接。这是一个原始的二元多项式gydF4y2BazgydF4y2Ba,gydF4y2BaggydF4y2Ba_rgydF4y2BazgydF4y2Ba^rgydF4y2Ba+gydF4y2BaggydF4y2Ba_{r 1gydF4y2Ba}zgydF4y2Ba^{rgydF4y2Ba1gydF4y2Ba}+gydF4y2BaggydF4y2Ba_{rgydF4y2Ba2gydF4y2Ba}zgydF4y2Ba^{rgydF4y2Ba2gydF4y2Ba}+……+gydF4y2BaggydF4y2Ba_0gydF4y2Ba。的系数,gydF4y2BaggydF4y2Ba_{kgydF4y2Ba= 0gydF4y2BargydF4y2Ba},系数gydF4y2BaggydF4y2Ba_kgydF4y2Ba1如果有连接从k注册到加法器。最主要的,gydF4y2BaggydF4y2Ba_rgydF4y2Ba常数项,gydF4y2BaggydF4y2Ba_0gydF4y2Ba的,gydF4y2Ba发电机多项式gydF4y2Ba参数必须是1,因为必须原始多项式。的gydF4y2Ba初始状态gydF4y2Ba参数指定初始值的寄存器。例如,下表显示两组对应一台发电机多项式的参数值p (gydF4y2BazgydF4y2Ba)=gydF4y2BazgydF4y2Ba^8gydF4y2Ba+gydF4y2BazgydF4y2Ba^2gydF4y2Ba+ 1。gydF4y2Ba

数量gydF4y2Ba	示例1gydF4y2Ba	示例2gydF4y2Ba
发电机多项式gydF4y2Ba	`g1 = [1 0 0 0 0 0 1 0 1]gydF4y2Ba`	`g2 = [8 2 0]gydF4y2Ba`
程度的发电机多项式gydF4y2Ba	8,这是gydF4y2Ba`长度(g1) 1gydF4y2Ba`	8gydF4y2Ba
初始状态gydF4y2Ba	`(1 0 0 0 0 0 1 0)gydF4y2Ba`	`(1 0 0 0 0 0 1 0)gydF4y2Ba`

在每个时间步,gydF4y2BargydF4y2Ba注册在发电机更新他们的价值观引入箭头到移位寄存器的值。该方案执行加法模2。LFSR的输出反映了所有连接的总和gydF4y2Ba米gydF4y2Ba掩码向量。gydF4y2Ba

的gydF4y2Ba输出面具向量(或标量转变价值)gydF4y2Ba参数,gydF4y2Ba米gydF4y2Ba,决定了PN序列的起点。有关更多信息,请参见gydF4y2Ba转移PN序列的起点gydF4y2Ba。gydF4y2Ba

转移PN序列的起点gydF4y2Ba

将PN序列的起点,指定gydF4y2Ba输出面具向量(或标量转变价值)gydF4y2Ba参数为:gydF4y2Ba

一个整数表示的长度变化。gydF4y2Ba

默认的gydF4y2Ba输出面具向量(或标量转变价值)gydF4y2Ba设置0对应没有转变。LFSR移位寄存器中的图表所示gydF4y2Ba简单的移位寄存器发电机gydF4y2Ba,没有转变时,只有沿着箭头标记连接gydF4y2Ba米gydF4y2Ba_0gydF4y2Ba。gydF4y2Ba

此表显示了发生在您设置的转变gydF4y2Ba输出面具向量(或标量转变价值)gydF4y2Ba0和一个正整数gydF4y2BadgydF4y2Ba。gydF4y2Ba

	T = 0gydF4y2Ba	T = 1gydF4y2Ba	T = 2gydF4y2Ba	…gydF4y2Ba	T =gydF4y2BadgydF4y2Ba	T =gydF4y2BadgydF4y2Ba+ 1gydF4y2Ba
转变gydF4y2Ba= 0gydF4y2Ba	xgydF4y2Ba_0gydF4y2Ba	xgydF4y2Ba_1gydF4y2Ba	xgydF4y2Ba_2gydF4y2Ba	…gydF4y2Ba	xgydF4y2Ba_dgydF4y2Ba	xgydF4y2Ba_{dgydF4y2Ba+ 1gydF4y2Ba}
转变gydF4y2Ba=gydF4y2BadgydF4y2Ba	xgydF4y2Ba_dgydF4y2Ba	xgydF4y2Ba_{d + 1gydF4y2Ba}	xgydF4y2Ba_{dgydF4y2Ba+ 2gydF4y2Ba}	…gydF4y2Ba	xgydF4y2Ba_{2gydF4y2BadgydF4y2Ba}	xgydF4y2Ba_{2gydF4y2BadgydF4y2Ba+ 1gydF4y2Ba}

一个二进制向量的长度等于发电机多项式的程度。LFSR移位寄存器图gydF4y2Ba简单的移位寄存器发电机gydF4y2Ba显示gydF4y2Ba输出面具向量(或标量转变价值)gydF4y2Ba指定为一个面具向量,gydF4y2Ba米gydF4y2Ba。二进制向量必须有gydF4y2BaNgydF4y2Ba元素,gydF4y2BaNgydF4y2Ba是发电机多项式的程度。计算掩码向量,使用gydF4y2Bashift2maskgydF4y2Ba函数。gydF4y2Ba
二进制向量对应一个多项式gydF4y2BazgydF4y2Ba,gydF4y2Ba米gydF4y2Ba_{rgydF4y2Ba1gydF4y2Ba}zgydF4y2Ba^{rgydF4y2Ba1gydF4y2Ba}+gydF4y2Ba米gydF4y2Ba_{rgydF4y2Ba2gydF4y2Ba}zgydF4y2Ba^{rgydF4y2Ba2gydF4y2Ba}+……+gydF4y2Ba米gydF4y2Ba_1gydF4y2BazgydF4y2Ba+gydF4y2Ba米gydF4y2Ba_0gydF4y2Ba的程度gydF4y2BargydF4y2Ba1。面具向量对应的转变gydF4y2BadgydF4y2Ba向量代表吗gydF4y2Ba米gydF4y2Ba(gydF4y2BazgydF4y2Ba)=gydF4y2BazgydF4y2Ba^dgydF4y2Ba模gydF4y2BaggydF4y2Ba(gydF4y2BazgydF4y2Ba),gydF4y2BaggydF4y2Ba(gydF4y2BazgydF4y2Ba)是发电机多项式。gydF4y2Ba
例如,如果发电机多项式的程度是4,那么面具向量对应gydF4y2BadgydF4y2Ba= 2gydF4y2Ba[0 1 0 0]gydF4y2Ba,代表了多项式gydF4y2Ba米gydF4y2Ba(gydF4y2BazgydF4y2Ba)=gydF4y2BazgydF4y2Ba^2gydF4y2Ba。gydF4y2Ba

重置行为gydF4y2Ba

在重置生成器序列之前,你必须选择gydF4y2Ba重置零输入gydF4y2Ba参数,使gydF4y2BaRstgydF4y2Ba输入端口。假设PN序列发生器块输出gydF4y2Ba(1 0 0 1 1 0 1 1)gydF4y2Ba当不存在复位。这个表显示影响PN序列发生器块的输出参数值表示。gydF4y2Ba

复位信号gydF4y2Ba	复位信号设置gydF4y2Ba	PN序列发生器块gydF4y2Ba
没有复位gydF4y2Ba	样品时间gydF4y2Ba是gydF4y2Ba`1gydF4y2Ba` 样品每帧gydF4y2Ba是gydF4y2Ba`1gydF4y2Ba` RstgydF4y2Ba是gydF4y2Ba`[0 0 0 0 0 0 0 0]gydF4y2Ba`	样品时间gydF4y2Ba是gydF4y2Ba`1gydF4y2Ba` 样品每帧gydF4y2Ba是gydF4y2Ba`1gydF4y2Ba` 出gydF4y2Ba是gydF4y2Ba`(1 0 0 1 1 0 1 1)gydF4y2Ba`
标量复位信号gydF4y2Ba	样品时间gydF4y2Ba是gydF4y2Ba`1gydF4y2Ba` 样品每帧gydF4y2Ba是gydF4y2Ba`1gydF4y2Ba` RstgydF4y2Ba是gydF4y2Ba`(0 0 0 1 0 0 0 0)gydF4y2Ba`	样品时间gydF4y2Ba=gydF4y2Ba`1gydF4y2Ba` 样品每帧gydF4y2Ba是gydF4y2Ba`1gydF4y2Ba`
向量复位信号gydF4y2Ba	样品时间gydF4y2Ba是gydF4y2Ba`1gydF4y2Ba` 样品每帧gydF4y2Ba是gydF4y2Ba`8gydF4y2Ba` RstgydF4y2Ba是gydF4y2Ba`(0 0 0 1 0 0 0 0)gydF4y2Ba`	样品时间gydF4y2Ba是gydF4y2Ba`1gydF4y2Ba` 样品每帧gydF4y2Ba是gydF4y2Ba`8gydF4y2Ba`

对于无重置的情况,块输出序列没有重置。标量和矢量复位信号情况下,块输入复位信号gydF4y2Ba(0 0 0 1 0 0 0 0)gydF4y2Ba到gydF4y2BaRstgydF4y2Ba端口。因为第四位复位信号的gydF4y2Ba1gydF4y2Ba和gydF4y2Ba样品时间gydF4y2Ba是gydF4y2Ba1gydF4y2Ba块重置序列输出在第四位。gydF4y2Ba

大小可变的输出,块只支持标量复位信号输入。金宝appgydF4y2Ba

最大长度序列gydF4y2Ba

生成多项式的最大长度序列发生器的学位gydF4y2BargydF4y2Ba,设置gydF4y2Ba发电机多项式gydF4y2Ba从下面的表值。最大序列长度gydF4y2Ba2gydF4y2Ba^rgydF4y2Ba- 1gydF4y2Ba。gydF4y2Ba

rgydF4y2Ba	发电机多项式gydF4y2Ba	rgydF4y2Ba	发电机多项式gydF4y2Ba	rgydF4y2Ba	发电机多项式gydF4y2Ba	rgydF4y2Ba	发电机多项式gydF4y2Ba
2gydF4y2Ba	`(2 1 0)gydF4y2Ba`	15gydF4y2Ba	`[15 14 0]gydF4y2Ba`	28gydF4y2Ba	`(28日25日0)gydF4y2Ba`	41gydF4y2Ba	`[41 3 0]gydF4y2Ba`
3gydF4y2Ba	`(3 2 0)gydF4y2Ba`	16gydF4y2Ba	`(16 15 13 4 0)gydF4y2Ba`	29日gydF4y2Ba	`(29日27日0)gydF4y2Ba`	42gydF4y2Ba	`[42 23日22日1 0]gydF4y2Ba`
4gydF4y2Ba	`(4 3 0)gydF4y2Ba`	17gydF4y2Ba	`(17日14 0)gydF4y2Ba`	30.gydF4y2Ba	`(30 28 29日7 0)gydF4y2Ba`	43gydF4y2Ba	`(43 6 4 3 0)gydF4y2Ba`
5gydF4y2Ba	`(5 3 0)gydF4y2Ba`	18gydF4y2Ba	`11 0 [18]gydF4y2Ba`	31日gydF4y2Ba	`[31日28日0]gydF4y2Ba`	44gydF4y2Ba	`(44 6 2 5 0)gydF4y2Ba`
6gydF4y2Ba	`(6 5 0)gydF4y2Ba`	19gydF4y2Ba	`(19 18 17 14 0)gydF4y2Ba`	32gydF4y2Ba	`(32 31 30 10 0)gydF4y2Ba`	45gydF4y2Ba	`(45 4 3 1 0)gydF4y2Ba`
7gydF4y2Ba	`6 0 [7]gydF4y2Ba`	20.gydF4y2Ba	`17 [20 0]gydF4y2Ba`	33gydF4y2Ba	`[33 20 0]gydF4y2Ba`	46gydF4y2Ba	`(46 21 10 1 0)gydF4y2Ba`
8gydF4y2Ba	`(8 6 5 4 0)gydF4y2Ba`	21gydF4y2Ba	`(21日19日0)gydF4y2Ba`	34gydF4y2Ba	`[34 15 14 1 0]gydF4y2Ba`	47gydF4y2Ba	(47 14 0)gydF4y2Ba
9gydF4y2Ba	`(9 5 0)gydF4y2Ba`	22gydF4y2Ba	`(22日21日0)gydF4y2Ba`	35gydF4y2Ba	`[35 2 0]gydF4y2Ba`	48gydF4y2Ba	[48 27 28 1 0]gydF4y2Ba
10gydF4y2Ba	`(10 7 0)gydF4y2Ba`	23gydF4y2Ba	`(23日18 0)gydF4y2Ba`	36gydF4y2Ba	`11 [36 0]gydF4y2Ba`	49gydF4y2Ba	(49 9 0)gydF4y2Ba
11gydF4y2Ba	`[11 9 0]gydF4y2Ba`	24gydF4y2Ba	`(24日23日22日17日0)gydF4y2Ba`	37gydF4y2Ba	(37 12 10 2 0)gydF4y2Ba	50gydF4y2Ba	(50 4 3 2 0)gydF4y2Ba
12gydF4y2Ba	`[12 11 8 6 0]gydF4y2Ba`	25gydF4y2Ba	`(25日22日0)gydF4y2Ba`	38gydF4y2Ba	(38 6 5 1 0)gydF4y2Ba	51gydF4y2Ba	(51 6 3 1 0)gydF4y2Ba
13gydF4y2Ba	`12 10 9 0 [13]gydF4y2Ba`	26gydF4y2Ba	`(26 25 24 20 0)gydF4y2Ba`	39gydF4y2Ba	(39 8 0)gydF4y2Ba	52gydF4y2Ba	[52 3 0]gydF4y2Ba
14gydF4y2Ba	`(14 13 8 4 0)gydF4y2Ba`	27gydF4y2Ba	`(26日27日25日22日0)gydF4y2Ba`	40gydF4y2Ba	`(40 5 4 3 0)gydF4y2Ba`	53gydF4y2Ba	(53 6 2 1 0)gydF4y2Ba

更多的信息关于这些多项式表示的移位寄存器的配置,明白了gydF4y2Ba数字通信gydF4y2Ba由约翰Proakis。gydF4y2Ba[1]gydF4y2Ba。gydF4y2Ba

样品时间gydF4y2Ba

之间的时间输出等于产品的更新gydF4y2Ba样品每帧gydF4y2Ba和gydF4y2Ba样品时间gydF4y2Ba参数值。例如,如果gydF4y2Ba样品时间gydF4y2Ba和gydF4y2Ba样品每帧gydF4y2Ba每一个平等gydF4y2Ba1gydF4y2Ba每秒钟,块输出示例。如果你增加gydF4y2Ba样品每帧gydF4y2Ba10,那么块输出10-by-1向量每10秒。这确保了等效输出不依赖于速度gydF4y2Ba样品每帧gydF4y2Ba参数。gydF4y2Ba

引用gydF4y2Ba

[1]gydF4y2BaProakis约翰·G。gydF4y2Ba数字通信gydF4y2Ba。第五。纽约:麦格劳希尔,2007。gydF4y2Ba

[2]李,j·S。,L. E. Miller.CDMA系统工程手册gydF4y2Ba。波士顿和伦敦。Artech房子,1998。gydF4y2Ba

[3]Golomb S.W.gydF4y2Ba移位寄存器序列gydF4y2Ba。拉古纳山。爱琴海公园出版社,1967年。gydF4y2Ba

扩展功能gydF4y2Ba

C / c++代码生成gydF4y2Ba
使用仿真软件生成C和c++代码®编码器™。金宝appgydF4y2Ba

HDL代码生成gydF4y2Ba
生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。gydF4y2Ba

影响高密度脂蛋白HDL编码器™提供了额外的配置选项和合成逻辑实现。gydF4y2Ba

高密度脂蛋白架构gydF4y2Ba

这一块有一个默认的HDL的架构。gydF4y2Ba

高密度脂蛋白块属性gydF4y2Ba

ConstrainedOutputPipelinegydF4y2Ba	寄存器的数量在输出中通过移动现有的延迟你的设计。分布式流水线不重新分配这些寄存器。默认值是gydF4y2Ba`0gydF4y2Ba`。更多细节,请参阅gydF4y2BaConstrainedOutputPipelinegydF4y2Ba(高密度脂蛋白编码器)gydF4y2Ba。gydF4y2Ba
InputPipelinegydF4y2Ba	数量的输入管道阶段生成的代码插入。分布式流水线和限制输出管道可以移动这些寄存器。默认值是gydF4y2Ba`0gydF4y2Ba`。更多细节,请参阅gydF4y2BaInputPipelinegydF4y2Ba(高密度脂蛋白编码器)gydF4y2Ba。gydF4y2Ba
OutputPipelinegydF4y2Ba	数量的输出管道阶段生成的代码插入。分布式流水线和限制输出管道可以移动这些寄存器。默认值是gydF4y2Ba`0gydF4y2Ba`。更多细节,请参阅gydF4y2BaOutputPipelinegydF4y2Ba(高密度脂蛋白编码器)gydF4y2Ba。gydF4y2Ba

限制gydF4y2Ba

您可以选择gydF4y2Ba输入端口gydF4y2Ba随着gydF4y2Ba源输出面具gydF4y2Ba块。在这种情况下,gydF4y2Ba面具gydF4y2Ba输入信号必须一个向量数据类型gydF4y2Baufix1gydF4y2Ba。gydF4y2Ba
如果您选择gydF4y2Ba重置零输入gydF4y2Ba的输入gydF4y2BaRstgydF4y2Ba端口必须有数据类型gydF4y2Ba布尔gydF4y2Ba。gydF4y2Ba
输出的类型gydF4y2Ba双gydF4y2Ba不支持对HDL代金宝app码生成。所有其他支持输出类型(包括bit-packed输出)。金宝appgydF4y2Ba
你不能为这个块内生成高密度脂蛋白gydF4y2Ba复位同步子系统gydF4y2Ba(高密度脂蛋白编码器)gydF4y2Ba。gydF4y2Ba
你不能为这个块内生成高密度脂蛋白gydF4y2Ba触发子系统gydF4y2Ba如果gydF4y2Ba使用触发信号作为时钟gydF4y2Ba选项被选中。看到gydF4y2Ba使用触发子系统HDL代码生成gydF4y2Ba(高密度脂蛋白编码器)gydF4y2Ba。gydF4y2Ba

版本历史gydF4y2Ba

之前介绍过的R2006agydF4y2Ba

全部展开gydF4y2Ba

R2020a:gydF4y2Ba现有的模型自动更新块当前版本gydF4y2Ba

从R2020a,仿真软件金宝appgydF4y2Ba^®gydF4y2Ba不再允许您使用PN序列发生器块R2015b之前版本。gydF4y2Ba

现有的模型自动更新加载PN序列发生器块版本宣布gydF4y2Ba源块输出帧的连续时间样品但不使用框架的属性gydF4y2BaR2015b发行说明。块转发的更多信息,请参阅gydF4y2Ba图书馆模块使用转发表保持兼容gydF4y2Ba(金宝app模型)gydF4y2Ba。gydF4y2Ba

另请参阅gydF4y2Ba

PN序列发生器gydF4y2Ba

描述gydF4y2Ba

例子gydF4y2Ba

与线性反馈移位寄存器模型PN序列生成gydF4y2Ba

在多路径通道PN传播为单用户系统gydF4y2Ba

PN蔓延在多路径信道多用户系统gydF4y2Ba

添加剂加扰模型的输入数据金宝appgydF4y2Ba

港口gydF4y2Ba

输入gydF4y2Ba

面具gydF4y2Ba- - - - - -gydF4y2Ba输出的面具gydF4y2Ba二进制向量gydF4y2Ba

依赖关系gydF4y2Ba

oSizgydF4y2Ba- - - - - -gydF4y2Ba输出的大小gydF4y2Ba整数gydF4y2Ba

依赖关系gydF4y2Ba

裁判gydF4y2Ba- - - - - -gydF4y2Ba参考输入gydF4y2Ba列向量gydF4y2Ba

依赖关系gydF4y2Ba

RstgydF4y2Ba- - - - - -gydF4y2Ba重置序列发生器gydF4y2Ba0 | 1gydF4y2Ba

依赖关系gydF4y2Ba

输出gydF4y2Ba

出gydF4y2Ba- - - - - -gydF4y2Ba伪随机噪声序列gydF4y2Ba二进制向量gydF4y2Ba

参数gydF4y2Ba

发电机多项式gydF4y2Ba- - - - - -gydF4y2Ba发电机多项式gydF4y2Ba“z ^ 6 + z + 1”gydF4y2Ba(默认)|字符向量二进制字符串标量| |行向量gydF4y2Ba

初始状态gydF4y2Ba- - - - - -gydF4y2Ba初始移位寄存器的状态gydF4y2Ba[0 0 0 0 0 1)gydF4y2Ba(默认)|二进制行向量gydF4y2Ba

源输出面具gydF4y2Ba- - - - - -gydF4y2Ba源输出面具gydF4y2Ba对话框参数gydF4y2Ba(默认)|gydF4y2Ba输入端口gydF4y2Ba

输出面具向量(或标量转变价值)gydF4y2Ba- - - - - -gydF4y2Ba输出向量面具或标量值转变gydF4y2Ba0(默认)标量| |整数二进制向量gydF4y2Ba

依赖关系gydF4y2Ba

适应输出信号gydF4y2Ba- - - - - -gydF4y2Ba选择输出可变长度的信号gydF4y2Ba从gydF4y2Ba(默认)|gydF4y2Ba在gydF4y2Ba

最大输出大小源gydF4y2Ba- - - - - -gydF4y2Ba最大输出大小源gydF4y2Ba对话框参数gydF4y2Ba(默认)|gydF4y2Ba继承参考港口gydF4y2Ba

依赖关系gydF4y2Ba

最大输出大小gydF4y2Ba- - - - - -gydF4y2Ba最大输出大小gydF4y2Ba(10 - 1)gydF4y2Ba(默认)|向量的形式gydF4y2BangydF4y2Ba1]gydF4y2Ba

依赖关系gydF4y2Ba

样品时间gydF4y2Ba- - - - - -gydF4y2Ba输出样本的时间gydF4y2Ba1gydF4y2Ba(默认)| 1 |正标量gydF4y2Ba

依赖关系gydF4y2Ba

样品每帧gydF4y2Ba- - - - - -gydF4y2Ba样品每帧gydF4y2Ba1gydF4y2Ba(默认)|正整数gydF4y2Ba

依赖关系gydF4y2Ba

重置零输入gydF4y2Ba- - - - - -gydF4y2Ba重置零输入gydF4y2Ba(默认)|gydF4y2Ba

使bit-packed输出gydF4y2Ba- - - - - -gydF4y2Ba使bit-packed输出gydF4y2Ba(默认)|gydF4y2Ba

包装的比特数gydF4y2Ba- - - - - -gydF4y2Ba包装的比特数gydF4y2Ba8(默认)|整数范围内(1,32)gydF4y2Ba

依赖关系gydF4y2Ba

解释bit-packed值作为签署gydF4y2Ba- - - - - -gydF4y2Ba解释bit-packed值作为签署gydF4y2Ba(默认)|gydF4y2Ba

依赖关系gydF4y2Ba

输出数据类型gydF4y2Ba- - - - - -gydF4y2Ba输出数据类型gydF4y2Ba双gydF4y2Ba(默认)|gydF4y2Ba布尔gydF4y2Ba|gydF4y2Ba最小的无符号整数gydF4y2Ba

块特征gydF4y2Ba

更多关于gydF4y2Ba

简单的移位寄存器发电机gydF4y2Ba

转移PN序列的起点gydF4y2Ba

重置行为gydF4y2Ba

最大长度序列gydF4y2Ba

样品时间gydF4y2Ba

引用gydF4y2Ba

扩展功能gydF4y2Ba

C / c++代码生成gydF4y2Ba使用仿真软件生成C和c++代码®编码器™。金宝appgydF4y2Ba

HDL代码生成gydF4y2Ba生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。gydF4y2Ba

版本历史gydF4y2Ba

R2020a:gydF4y2Ba现有的模型自动更新块当前版本gydF4y2Ba

另请参阅gydF4y2Ba

块gydF4y2Ba

对象gydF4y2Ba

主题gydF4y2Ba

面具gydF4y2Ba- - - - - -gydF4y2Ba输出的面具gydF4y2Ba
二进制向量gydF4y2Ba

oSizgydF4y2Ba- - - - - -gydF4y2Ba输出的大小gydF4y2Ba
整数gydF4y2Ba

裁判gydF4y2Ba- - - - - -gydF4y2Ba参考输入gydF4y2Ba
列向量gydF4y2Ba

RstgydF4y2Ba- - - - - -gydF4y2Ba重置序列发生器gydF4y2Ba
0 | 1gydF4y2Ba

出gydF4y2Ba- - - - - -gydF4y2Ba伪随机噪声序列gydF4y2Ba
二进制向量gydF4y2Ba

发电机多项式gydF4y2Ba- - - - - -gydF4y2Ba发电机多项式gydF4y2Ba
`“z ^ 6 + z + 1”gydF4y2Ba`(默认)|字符向量二进制字符串标量| |行向量gydF4y2Ba

初始状态gydF4y2Ba- - - - - -gydF4y2Ba初始移位寄存器的状态gydF4y2Ba
`[0 0 0 0 0 1)gydF4y2Ba`(默认)|二进制行向量gydF4y2Ba

源输出面具gydF4y2Ba- - - - - -gydF4y2Ba源输出面具gydF4y2Ba
`对话框参数gydF4y2Ba`(默认)|gydF4y2Ba`输入端口gydF4y2Ba`

输出面具向量(或标量转变价值)gydF4y2Ba- - - - - -gydF4y2Ba输出向量面具或标量值转变gydF4y2Ba
0(默认)标量| |整数二进制向量gydF4y2Ba

适应输出信号gydF4y2Ba- - - - - -gydF4y2Ba选择输出可变长度的信号gydF4y2Ba
`从gydF4y2Ba`(默认)|gydF4y2Ba`在gydF4y2Ba`

最大输出大小源gydF4y2Ba- - - - - -gydF4y2Ba最大输出大小源gydF4y2Ba
`对话框参数gydF4y2Ba`(默认)|gydF4y2Ba`继承参考港口gydF4y2Ba`

最大输出大小gydF4y2Ba- - - - - -gydF4y2Ba最大输出大小gydF4y2Ba
`(10 - 1)gydF4y2Ba`(默认)|向量的形式gydF4y2BangydF4y2Ba1]gydF4y2Ba

样品时间gydF4y2Ba- - - - - -gydF4y2Ba输出样本的时间gydF4y2Ba
`1gydF4y2Ba`(默认)| 1 |正标量gydF4y2Ba

样品每帧gydF4y2Ba- - - - - -gydF4y2Ba样品每帧gydF4y2Ba
`1gydF4y2Ba`(默认)|正整数gydF4y2Ba

重置零输入gydF4y2Ba- - - - - -gydF4y2Ba重置零输入gydF4y2Ba
(默认)|gydF4y2Ba

使bit-packed输出gydF4y2Ba- - - - - -gydF4y2Ba使bit-packed输出gydF4y2Ba
(默认)|gydF4y2Ba

包装的比特数gydF4y2Ba- - - - - -gydF4y2Ba包装的比特数gydF4y2Ba
8(默认)|整数范围内(1,32)gydF4y2Ba

解释bit-packed值作为签署gydF4y2Ba- - - - - -gydF4y2Ba解释bit-packed值作为签署gydF4y2Ba
(默认)|gydF4y2Ba

输出数据类型gydF4y2Ba- - - - - -gydF4y2Ba输出数据类型gydF4y2Ba
`双gydF4y2Ba`(默认)|gydF4y2Ba`布尔gydF4y2Ba`|gydF4y2Ba`最小的无符号整数gydF4y2Ba`

C / c++代码生成gydF4y2Ba
使用仿真软件生成C和c++代码®编码器™。金宝appgydF4y2Ba

HDL代码生成gydF4y2Ba
生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。gydF4y2Ba