可以指定双向端口子系统块与黑盒实现。在生成的代码中,双向端口具有Verilog®或硬件描述语言(VHDL)®inout
关键字。
在FPGA Turnkey工作流程中,可以使用双向端口连接外部RAM。
双向接口必须为黑匣子子系统接口。
双向端口和相应的顶级DUT子系统端口之间必须没有逻辑。否则,生成的代码将无法编译。
使用UI指定一个双向端口:
在黑盒子里子系统,右键单击轮廓尺寸或外港块,表示双向端口。选择HDL代码>高密度脂蛋白块属性.
为BidirectionalPort中,选择在
.
要在命令行中指定双向端口,请设置BidirectionalPort
财产“上”
使用hdlset_param
或makehdl
.
例如,假设你有一个模型,my_model
,它包含一个DUT子系统,dut_subsys
, DUT子系统包含一个黑匣子子系统,blackbox_subsys
.如果blackbox_subsys
有一个轮廓尺寸,input_A
,指定input_A
作为双向输入:
hdlset_param(“mymodel / dut_subsys blackbox_subsys / input_A’,‘BidirectionalPort’,‘上’);
在FPGA Turnkey工作流程中,在目标平台接口表,则必须将双向端口映射到其中之一指定FPGA Pin {' LSB ',…,' MSB '}
或者接口位宽与双向端口位宽完全匹配的其他接口之一。
例如,将一个32位的双向端口映射到扩展头J6 Pin 2-64[0:31]
接口。
如果在DUT子系统中存在双向端口,则无法生成Verilog测试台。
HDL Coder™不支持屏蔽子系统使用金宝app的双向端口黑箱
随着高密度脂蛋白架构.
金宝app®不支持双向端口,所金宝app以不能在Simulink中模拟双向行为。金宝app