混合信号模块库
Entwurf UND模拟冯模数转换器UND混合信号Systemen
达斯混合信号模块库™bietet Modelle献给Komponenten UNDStörungen，Analysetools UND Testumgebungen献给巢穴Entwurf UND死Verifikation冯integrierten混合信号Schaltkreisen（ICS）。
SIEkönnen的PLL，Datenkonverter UND ANDERE Systeme的奥夫unterschiedlichen Abstraktionsebenen modellieren UND EINE Reihe街上冯unterschiedlichen IC-Architekturen untersuchen。SIEkönnenModelle所以anpassen，DASS dieseStörungen魏某Rauschen，NichtlinearitätenUND Quantisierungseffekte beinhalten，sowie模具Systembeschreibung mithilfe einer自上而下-了Methode verfeinern。
Mithilfe DER bereitgestellten TestumgebungenkönnenSIE死Systemleistung verifizieren UND模具Genauigkeit德Modellierungerhöhen，indem SIE diese MIT书房Ergebnissen冯Messungen奥德·冯·Simulationen奥夫Schaltkreisebene abgleichen。丹克schneller模拟奥夫Systemebene麻省理工学院的Simulink金宝app®-Solvern MIT variabler SchrittweitekönnenSIE死Implementierung debuggen UND Entwurfsfehler identifizieren，bevor SIE巢穴IC奥夫Transistorebene simulieren。
MIT数字高程模型混合信号模块库könnenSIE混合信号Komponenten同侧MIT komplexen DSP-Algorithmen UND Steuerungslogik simulieren。达希尔können模数转换器UND Digitalentwicklungsteams anhand derselbenausführbarenSpezifikation arbeiten。
检查现在Loslegen：
PLL-Entwurf
Entwerfen UND simulieren SIE Phasenregelkreise（锁相环，PLL）的AUF Systemebene。Typische Architekturen信德整数N-PLL的MIT单奥德双模-Frequenzteilern UND分数N-PLL的麻省理工学院Akkumulatoren奥德经过Delta-Sigma Modulatoren。Verifizieren UND visualisieren SIE DAS Antwortverhalten DES offenen UND geschlossenen Regelkreises。
分数N-PLL MIT einem经过Delta-Sigma调制器。
ADC-Entwurf
Entwerfen UND simulieren SIE模拟数字-Datenwandler器（ADC）AUF Systemebene，einschließlichZeitablaufs- UNDQuantisierungsstörungen。Typische Architekturen信德的Flash-UND的ADC SAR-ADC的（逐次逼近寄存器）。
SAR-ADC麻省理工学院的时间范围。
Bausteinbibliothek
Entwerfen SIE国际卫生条例的混合信号系统mithilfe冯Bibliothekselementen魏某Ladungspumpen，Schleifenfiltern，Phasen-FREQUENZ-Detektoren（工艺流程图），spannungsgesteuerten Oszillatoren（压控振荡器），Frequenzteilern，Abtasttaktquellen UND anderen。SIEkönnen类比Modelle麻省理工学院的Simscape电气™奥夫niedrigerer Abstraktionsebene weiter verfeinern。
PLL-Bausteinbibliothek。
ZeitlicheStörungen
Modellieren SIE Anstiegs- UND Abfallzeiten，endliche Anstiegsgeschwindigkeiten UND变量Verzögerungen在IhrenRückkopplungsschleifen。Nachdem SIE死Zeiteffekte modelliert haben，könnenSIE Simulationendurchführen，嗯死Stabilität祖bewerten UND Einrastzeiten祖schätzen。
Auswirkungen冯抖动奥夫EIN Taktsignal。
Phasenrauschen UND抖动
Modellieren SIE孔径抖动ADC中UND legen SIE beliebige简介献给DAS Phasenrauschen IM Frequenzbereich献给spannungsgesteuerte Oszillatoren（压控振荡器）和PLL巨星。Visualisieren SIE死Auswirkungen麻省理工学院DEM的范围。
Phasenrauschen-PROFIL献给einen VCO。
Testumgebungen
MESSEN SIE死Einrastzeit，DAS PROFIL DES Phasenrauschens UND模具Betriebsfrequenz冯锁相环UND charakterisieren SIE死Leistung冯Bausteinen魏某的VCO，PFD上UND Ladungspumpen。MESSEN SIE AC- UND DC-Merkmale UND书房Öffnungs抖动冯的ADC。
ADC-测试平台。
集成IC-Simulationsumgebungen
Verwenden SIE混合信号Modelle奥夫Systemebene奥赫在Ihrer IC-Entwurfsumgebung，indem SIE EINE Kosimulation nutzen奥德MIT HDL验证™EIN的SystemVerilog-MODUL generieren。毛皮书房digitalen TEIL Ihres系统könnenSIE mithilfe冯HDL编码器™synthetisierbaren HDL-代码generieren。
Kosimulation麻省理工学院的Cadence®炫技®AMS设计师。
模拟数字-Wandler
Einführungbinärer，gewichteter模拟数字-Wandler UND relevanter MESS- UND测试平台-β受体拮抗剂
Nichtlineare Messung在Datenwandlern
EinführungDER的Funktioninldnl
Messung DES Phasenrauschens在PLL
EinführungDER的Funktion phaseNoiseMeasure
详细祖Diesen表示Merkmalen UND书房zugehörigenFunktionen芬登SIE在书房Versionshinweisen。
