Entwicklung von HDL Code aus 金宝appSimulink

目标:金宝appsimulink - model für die HDL Code-Generierung vorbereiten。Erzeugen von HDL代码和测试台für einfache模型。

• Vorbereitung eines 金宝appsimulink - models
• Erzeugung von HDL代码
• Codeüberprüfung durch Verlinkungen zwischen HDL Code und 金宝appSimulink Blöcken
• Erzeugung einer测试台
• 验证erizierung des erzeugten HDL代码mit HDL- simulationsprogram

目标:Benutzen des定点工具zur Verbesserung von Effizienz和Genauigkeit von Simulink Modellen m金宝appit festkoma - arithmetik。

• 安文东冯固定的skalierungund vererbunsregen
• Verstehen des定点设计器工作流
• Verwendung des定点工具
• 自动检测下的定点Konvertierung mittels Kommandozeilen-Schnittstelle

目标:Verwenden von Multiraten Modellen für die HDL Code-Erzeugung

• Vorbereitung eines多速率模型für die HDL Code-Erzeugung
• Erzeugung von HDL代码für单和多时钟引脚
• Verstehen和Anwenden von Techniken beim Umgang mit时钟域交叉

目标:Benutzen von Pipeline-Strukturen, um Timing Anforderungen zu erfüllen。Auswählen spezifischer Hardware-Implementierungen und verwenden von resource sharing für die Chipflächen-Optimierung。

• HDL代码generierung mit HDL工作流顾问
• Einhaltung von Timing Anforderungen mittels流水线
• Wahl bestimter硬件Implementierungen für unterstützte Simulink 金宝appBlöcke
• Teilen von FPGA/ASIC资源在子系统
• Überprüfung des optimierten HDL设计auf Bit- und Taktzyklus-Genauigkeit
• Zuweisung von 金宝appSimulink Blöcken zu vorgesehenen Hardware Komponenten auf dem FPGA

目标:Implementieren von nativen苍蝇ßkommaberechnungen在HDL代码für eine höhere Genauigkeit。浮点和定点操作。

• Einsatz von Native浮点(warum und wann)
• Erzeugung von plattformunabhängigen HDL代码
• 《浮点与定点》
• 优化von浮点实现

目标:integreren von handgeschriebenem HDL代码order einbinden von IP anderer Anbieter。

• 集成von externem HDL代码
• Erhöhung der Lesbarkeit von generierten HDL代码

目标:Überprüfen des HDL代码unter Benutzung eines HDL- simulationsprogramms im Simu金宝applink模型。

• 验证冯HDL代码，welcher mit HDL编码器erzeugt wurde
• Vergleichen von manuell geschriebenen HDL代码mit einem“黄金模型”
• 集成冯HDL代码在Simulink模型zur仿真金宝app