杰克·埃里克森,MathWorks公司
功能验证通常是ASIC和FPGA项目的瓶颈,测试平台的创建是一个很大一部分。SystemVerilog的DPI组件生成的HDL验证™直接出口MATLAB®功能和Simulink金宝app®模型,可以很容易地插入到SystemVerilog验证环境。
这个例子开始与MATLAB的图像处理设计,这将是非常复杂的,以写入模型,需要高性能的模拟。HDL验证用于生成的SystemVerilog DPI部件用于与Synopsys VCS一个通用验证方法学(UVM)环境中使用的®模拟和Synopsys威尔第®调试。
您还可以选择从下面的列表中的网站:
选择最佳的网站性能的中国网站(在中国或英文)。其他MathWorks的国家网站都没有从您的位置访问进行了优化。
本网站使用Cookies来改善您的用户体验,个性化的内容和广告,并分析网站流量。通过继续使用本网站,您同意我们使用Cookie。请参阅我们的隐私政策要了解更多关于cookie和如何更改设置。