杰克·埃里克森,MathWorks公司
金宝app®被广泛用于系统级仿真和验证早期在FPGA和ASIC设计项目中使用。许多项目有块和已经被写在VHDL子系统®或Verilog®。HDL验证™可以导入该手写或重用代码中,连接的Simulink从导师的HDL仿真一个协同仿真块金宝app®Cadence公司或®。
本视频演示了工作流程导入VHDL的CORDIC函数,将在明导的Questa模拟®连接到在Simulink测试环境。金宝app它还详细说明了如何指定数据类型和准确,高效的协同仿真采样时间映射。
您还可以选择从下面的列表中的网站:
选择最佳的网站性能的中国网站(在中国或英文)。其他MathWorks的国家网站都没有从您的位置访问进行了优化。
本网站使用Cookies来改善您的用户体验,个性化的内容和广告,并分析网站流量。通过继续使用本网站,您同意我们使用Cookie。请参阅我们的隐私政策要了解更多关于cookie和如何更改设置。