HDL验证者
验证verilog.和VHDL.使用HDL模拟器和FPGA板
HDL Verifier™可让您测试和验证Verilog®和vhdl.®FPGA,ASIC和SOC的设计。您可以验证RTL针对Matlab运行的测试长椅®或者模金宝app拟®使用带有HDL模拟器的Cosimulation。这些相同的测试台可以与FPGA和SoC开发板一起使用,以验证硬件中的HDL实现。
HDL验证程序提供用于调试和测试Xilinx上的FPGA实现的工具®和英特尔®董事会。您可以使用MATLAB写入并从内存映射的寄存器读取以进行硬件测试设计。您可以将探针插入设计并设置触发条件以将内部信号上传到MATLAB中以进行可视化和分析。
HDL验证程序生成用于RTL测试台的验证模型,包括通用验证方法(UVM)测试台。这些模型在支持SystemVerilog直接编程接口(DPI)的模拟器中自然运行。金宝app
开始
了解HDL验证者的基础知识
用cosimulation验证
HDL模拟器和MATLAB和SIMULINK之间的辅助金宝app
用FPGA硬件验证
使用MATLAB连接FPGA板,同意用于验证和调试硬件设计金宝app
使用UVM和SystemVerilog组件进行验证
生成UVM或SystemVerilog DPI组件
通过HDL代码生成集成验证
生成测试台以验证使用HDL Coder™生成的HDL代码
交易级模型生成
生成Systemc TLM虚拟原型
HDL验证程序支持硬件金宝app
金宝app支持第三方硬件,如Xilinx,Intel和Microsemi®FPGA董事会