主要内容

lt，<

确定小于

折叠所有页面

语法

A < b
lt (A, B)

描述

例子

一个<B返回一个元素设置为逻辑1 (真正的),一个小于B；否则，元素是逻辑的0（假)．该测试只比较数值数组的实部。lt返回逻辑0（假),一个或B有NaN或未定义分类元素。

lt (一个，B）是否有另一种执行方式A < b，但很少使用。它支持类的操作符重载。

例子

全部折叠

打开实时脚本

判断向量元素是否小于给定值。

创建一个数字向量。

A = [1 12 18 7 9 11 2 15];

测试向量中小于的元素12．

A < 12
ans =1x8逻辑阵列1 0 0 1 1 1 1 10

结果是一个具有logical值的向量1（真正的的元素一个满足表达式。

使用逻辑值的向量作为索引来查看中的值一个小于12．

A(A < 12)
ans =1×51 7 9 11 2

结果是元素的子集一个．

打开实时脚本

创建一个矩阵。

A =魔术(4)
一个=4×416 2 3 13 5 11 10 8 9 7 6 12 4 14 15

替换所有小于的值9用值10．

A(A < 9) = 10
一个=4×416 10 10 13 10 11 10 10 9 10 10 12 10 14 15 10

其结果是一个最小元素为的新矩阵9．

打开实时脚本

创建一个有序分类数组。

A = categorical({“大”“媒介”“小”；“媒介”.．.“小”“大”}, {“小”“媒介”“大”}，“顺序”, 1)
一个=2 x3分类大，中，小，中，小，大

数组有三个类别:“小”，“媒介”,“大”．

找到小于类别的所有值“媒介”．

<“媒介”
ans =2x3逻辑阵列0 0 1 0 10 0

逻辑的值1（真正的)表示小于类别的值“媒介”．

比较一个．

A(1，:) < A(2，:)
ans =1x3逻辑阵列0 0 1

函数返回逻辑1（真正的)，其中第一行的类别值小于第二行。

打开实时脚本

创建一个复数向量。

A = [1+i 2-2i 1+3i 1-2i 5-i];

找出小于的值3.．

A(A < 3)
ans =1×4复杂1.0000 + 1.0000i 2.0000 - 2.0000i 1.0000 + 3.0000i 1.0000 - 2.0000i

lt只比较元素的实部一个．

使用腹肌找出在半径内的元素3.从原点开始。

A(abs(A) < 3)
ans =1×3复杂1.0000 + 1.0000i 2.0000 - 2.0000i 1.0000 - 2.0000i

结果少了一个元素。的元素1.0000 + 3.0000i不在半径内3.从原点开始。

打开实时脚本

创建一个日期向量。

A = datetime([2014,05,01;2014,05,31])
一个=2 x1 datetime01 - 2014年5月- 31 - 2014

查找2014年5月10日之前的日期。

(<“2014-05-10”）
ans =datetime2014年5月- 01 -

输入参数

全部折叠

操作数，指定为标量、向量、矩阵或多维数组。输入一个而且B必须是相同的大小或具有兼容的大小(例如，一个是一个米——- - - - - -N矩阵和B是标量或1——- - - - - -N行向量)。有关更多信息，请参见基本操作的兼容数组大小．

您可以比较任何类型的数字输入，并且比较不会因为类型转换而损失精度。

  • 如果一个输入是序数分类数组，另一个输入可以是序数分类数组，字符向量的单元格数组，或单个字符向量。单个字符向量展开成与其他输入相同大小的字符向量单元格数组。如果两个输入都是序数分类数组，它们必须有相同的类别集，包括它们的顺序。看到比较分类数组元素欲知详情。

  • 如果一个输入是adatetime数组，另一个输入可以是adatetime数组、字符向量或字符向量的单元格数组。

  • 如果一个输入是a持续时间数组，另一个输入可以是a持续时间数组或数字数组。运算符将每个数值视为标准的24小时天数。

  • 如果一个输入是字符串数组，另一个输入可以是字符串数组、字符向量或字符向量的单元格数组。对应的元素一个而且B按字典顺序进行比较。

数据类型:单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|逻辑|字符|字符串|分类|datetime|持续时间
复数支持:金宝app是的

扩展功能

C/ c++代码生成
使用MATLAB®Coder™生成C和c++代码。

GPU代码生成
使用GPU Coder™为NVIDIA®GPU生成CUDA®代码。

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

版本历史

R2006a之前介绍

全部展开

R2020b的行为发生了变化

R2016b的行为发生了变化

另请参阅

||||

主题