要生成定制比特流以将深度学习网络部署到目标设备,请使用dlhdl.processorconfig
目的。
创建一个dlhdl.processorconfig
目的。
HPC = DLHDL.ProcessorConfig;
将刀具路径设置为您的设计工具。例如,要设置Vivado的路径®设计工具,输入:
hdl setuptoolpath('toolname'那'Xilinx Vivado'那'工具路径'那'C:\ Xilinx \ Vivado \ 2019.2 \ Bin \ Vivado.bat');
生成自定义比特流。
dlhdl.build processor(HPC);
在完成比特流的生成后,您可以找到比特流文件cwd \ dlhdl_prj \ vivado_ip_prj \ vivado_prj.runs \ iclic_1
, 在哪里CWD
是您当前的工作目录。比特流文件的名称是system_top_wrapper.bit.
。相关的system_top_wrapper.mat.
文件位于顶级CWD
。
使用生成的比特流为支持的Xilinx金宝app®董事会,你应该复制system_top_wrapper.bit.
和system_top_wrapper.mat.
文件到同一文件夹。
使用生成的比特流为支持的英特尔金宝app®董事会,你应该复制system_core.rbf.
那system.mat
那system_periph.rbf.
, 和system.sof.
文件到同一文件夹。
将自定义比特流和深度学习网络部署到目标设备。
htarget = dlhdl.target('Xilinx');Snet = alexNet;hw = dlhdl.workflow('网络',斯内特,'比特流'那'system_top_wrapper.bit'那'目标',htarget);%如果您的自定义比特流文件位于其他文件夹中,请使用:%hw = dlhdl.workflow('network',snet,'bitstream',...%'c:\ \ yourfolder \ system_top_wrapper.bit','target',htarget);hw.compile;hw.deploy;
比特流资源利用率(英特尔FPGA和SOC设备的深度学习HDL工具箱支持金宝app包)
比特流资源利用率(Xilinx FPGA和SoC设备的深度学习HDL工金宝app具箱支持包)
dlhdl.build processor.
|dlhdl.processorconfig
|dlhdl.workflow.