DLHDL.ProcessorConfig类

包裹：DLHDL

配置自定义深度学习处理器

在页面中扩展全部

描述

使用dlhdl.processorconfig配置自定义处理器的类，然后将其传递到dlhdl.buildprocessor生成自定义深度学习处理器的课程。

创建

这dlhdl.processorconfig类创建一个自定义处理器配置对象，您可以用来指定处理器参数。然后，处理器参数由dlhdl.buildprocessor为您的自定义深度学习处理器构建和生成代码的课程。

dlhdl.processorconfig（名称，值）创建一个自定义处理器配置对象，其中一个或多个名称值参数指定的其他选项。

特性

展开全部

系统级属性

`合成学`-合成工具名称
'xilinx vivado'（默认）|“ Altera Quartus II”|'xilinx ise'|角色向量

合成工具名称，指定为字符向量。

例子：Xilinx Vivado

`合成的chipffimily`-合成工具芯片姓氏
'zynq ultrascale+（默认）|'artix7'|'kintex7'|“ Kintex Ultrascale+”|'spartan7'|'virtex7'|“ Virtex Ultrascale+”|'zynq'|'arria 10'|'arria v gz'|“旋风10 gx”|'Stratix 10'|“ Stratix V”|角色向量

将目标设备芯片姓名指定为角色向量

例子：'zynq'

`目标频率`-MHz目标频率
200（默认）|整数

在MHz中指定目标板频率。

例子：220

`目标平台`-目标板的名称
'Xilinx Zynq Ultrascale+ MPSOC ZCU 102评估套件'（默认）|角色向量

将目标板的名称指定为角色向量。

例子：'Xilinx Zynq ZC706评估套件'

`比特斯流`-比特斯流的名称
'arria10soc_single'|'arria10soc_int8'|'zc706_single'|'zc706_int8'|'zcu102_single'|'zcu102_int8'

指定必须将其处理器配置作为字符向量检索的Bitstream的名称。

例子：'Bitstream'，'zcu102_single'

处理模块转换特性

`condthreadnumber`-平行卷积处理器内核线程的数量
16（默认）|4|9|16|25|36|64|256|未签名的整数

该参数是平行3 x-3卷积内核线的数量转换内部的模块dlhdl.processorconfig目的。

`InputMemorysize`-缓存块RAM（BRAM）尺寸
[227 227 3]（默认）|3D正整数阵列

该参数是一个3D矩阵，代表输入图像大小，受转换模块布拉姆大小dlhdl.processorconfig目的。

`outputmorysize`-缓存块RAM（BRAM）尺寸
[227 227 3]（默认）|3D正整数阵列

该参数是一个3D矩阵，代表输出图像大小，受转换模块布拉姆大小dlhdl.processorconfig目的。

`功能`-最大输入和输出功能大小
2048（默认）|正整数

该参数是一个正整数，代表最大输入和输出特征大小作为一部分转换内部的模块dlhdl.processorconfig目的。

`kerneldatate`-加法器模块内核数据类型
单身的（默认）|int8|角色向量

该参数是代表模块内核数据类型的字符向量。

处理模块FC特性

`fcthreadnumber`-平行完全连接的数量（FC）MAC线程
4（默认）|4|8|16|32|64|未签名的整数

此参数是并行FC MAC线程的数量FC内部的模块dlhdl.processorconfig目的。

`InputMemorysize`-缓存块RAM（BRAM）尺寸
25088（默认）|未签名的整数

此参数是一个未签名的整数，代表CACHE BRAM大小有限FC模块布拉姆大小dlhdl.processorconfig目的。

`outputmorysize`-缓存块RAM（BRAM）尺寸
4096（默认）|未签名的整数

此参数是一个未签名的整数，代表CACHE BRAM大小有限FC模块布拉姆大小dlhdl.processorconfig目的。

`kerneldatate`-加法器模块内核数据类型
单身的（默认）|int8|角色向量

该参数是代表模块内核数据类型的字符向量。

处理模块加法器特性

`InputMemorysize`-缓存块RAM（BRAM）尺寸
40（默认）|未签名的整数

此参数是一个未签名的整数，代表CACHE BRAM大小有限加法器模块布拉姆大小dlhdl.processorconfig目的。

`outputmorysize`-缓存块RAM（BRAM）尺寸
40（默认）|未签名的整数

此参数是一个未签名的整数，代表CACHE BRAM大小有限加法器模块布拉姆大小dlhdl.processorconfig目的。

`kerneldatate`-加法器模块内核数据类型
单身的（默认）|int8|角色向量

该参数是代表模块内核数据类型的字符向量。

例子

创建一个`processorconfig`目的

创建自定义处理器配置。保存processorconfig反对HPC。

hpc = dlhdl.processorconfig

结果是：

hPC = Processing Module "conv" ConvThreadNumber: 16 InputMemorySize: [227 227 3] OutputMemorySize: [227 227 3] FeatureSizeLimit: 2048 KernelDataType: 'single' Processing Module "fc" FCThreadNumber: 4 InputMemorySize: 25088 OutputMemorySize: 4096 KernelDataType: 'single' Processing Module "adder" InputMemorySize: 40 OutputMemorySize: 40 KernelDataType: 'single' System Level Properties TargetPlatform: 'Xilinx Zynq UltraScale+ MPSoC ZCU102 Evaluation Kit' TargetFrequency: 200 SynthesisTool: 'Xilinx Vivado' ReferenceDesign: 'AXI-Stream DDR Memory Access :3-axim'nesthesistoolChipFaMily：'zynq ultrascale+'nesthesistooldeviceName：'xczu9eg-ffvb1156-2-e'synthesistoolpackagagagagagagagagagagagagagagagagagagagename：'synthesistoolspeedvalue：'''''''''''''''''

修改属性`processorconfig`目的

修改目标平台，，，，合成学，和目标频率属性HPC。

hpc.targetplatform ='Xilinx Zynq ZC706评估套件';>> hpc.synthesistool ='xilinx vivado';>> hpc.targetfrequency = 180;HPC

结果是：

hPC = Processing Module "conv" ConvThreadNumber: 16 InputMemorySize: [227 227 3] OutputMemorySize: [227 227 3] FeatureSizeLimit: 2048 KernelDataType: 'single' Processing Module "fc" FCThreadNumber: 4 InputMemorySize: 25088 OutputMemorySize: 4096 KernelDataType: 'single' Processing Module "adder" InputMemorySize: 40 OutputMemorySize: 40 KernelDataType: 'single' System Level Properties TargetPlatform: 'Xilinx Zynq ZC706 evaluation kit' TargetFrequency: 180 SynthesisTool: 'Xilinx Vivado' ReferenceDesign: 'AXI-Stream DDR Memory Access : 3-Axim'SynthesistoolChipFamily：'Zynq Ultrascale+'SynthesistooldeviceName：'XCZU9EG-FFVB1156-2-E'SynthesistoolPackagagagagagagagagagagagagagagagagagagagename：'synthesistoolSpeedValue：'''''''''''

取回`processorconfig`对象的`zcu102_single`比特斯流

检索processorconfig对象zcu102_singlebitstream并将对象存储在HPC。

hpc = dlhdl.processorconfig（'bitstream'，，，，'zcu102_single'）

结果是：

hPC = Processing Module "conv" ConvThreadNumber: 16 InputMemorySize: [227 227 3] OutputMemorySize: [227 227 3] FeatureSizeLimit: 2048 KernelDataType: 'single' Processing Module "fc" FCThreadNumber: 4 InputMemorySize: 25088 OutputMemorySize: 4096 KernelDataType: 'single' Processing Module "adder" InputMemorySize: 40 OutputMemorySize: 40 KernelDataType: 'single' System Level Properties TargetPlatform: 'Xilinx Zynq UltraScale+ MPSoC ZCU102 Evaluation Kit' TargetFrequency: 220 SynthesisTool: 'Xilinx Vivado' ReferenceDesign: 'AXI-Stream DDR Memory Access :3-axim'nesthesistoolChipFaMily：'zynq ultrascale+'nesthesistooldeviceName：'xczu9eg-ffvb1156-2-e'synthesistoolpackagagagagagagagagagagagagagagagagagagagename：'synthesistoolspeedvalue：'''''''''''''''''

也可以看看

功能

dlhdl.buildprocessor|估计性表现|估计质源|GetModuleproperty|setModuleproperty

话题

在R2020b中引入

深度学习HDL工具箱文档

金宝app

尝试MATLAB，SIM金宝appULINK和其他产品下载188bet金宝搏

立即进行审判

DLHDL.ProcessorConfig类

描述

创建

特性

合成学-合成工具名称'xilinx vivado'（默认）|“ Altera Quartus II”|'xilinx ise'|角色向量

合成的chipffimily-合成工具芯片姓氏'zynq ultrascale+（默认）|'artix7'|'kintex7'|“ Kintex Ultrascale+”|'spartan7'|'virtex7'|“ Virtex Ultrascale+”|'zynq'|'arria 10'|'arria v gz'|“旋风10 gx”|'Stratix 10'|“ Stratix V”|角色向量

目标频率-MHz目标频率200（默认）|整数

目标平台-目标板的名称'Xilinx Zynq Ultrascale+ MPSOC ZCU 102评估套件'（默认）|角色向量

比特斯流-比特斯流的名称'arria10soc_single'|'arria10soc_int8'|'zc706_single'|'zc706_int8'|'zcu102_single'|'zcu102_int8'

condthreadnumber-平行卷积处理器内核线程的数量16（默认）|4|9|16|25|36|64|256|未签名的整数

InputMemorysize-缓存块RAM（BRAM）尺寸[227 227 3]（默认）|3D正整数阵列

outputmorysize-缓存块RAM（BRAM）尺寸[227 227 3]（默认）|3D正整数阵列

功能-最大输入和输出功能大小2048（默认）|正整数

kerneldatate-加法器模块内核数据类型单身的（默认）|int8|角色向量

fcthreadnumber-平行完全连接的数量（FC）MAC线程4（默认）|4|8|16|32|64|未签名的整数

InputMemorysize-缓存块RAM（BRAM）尺寸25088（默认）|未签名的整数

outputmorysize-缓存块RAM（BRAM）尺寸4096（默认）|未签名的整数

kerneldatate-加法器模块内核数据类型单身的（默认）|int8|角色向量

InputMemorysize-缓存块RAM（BRAM）尺寸40（默认）|未签名的整数

outputmorysize-缓存块RAM（BRAM）尺寸40（默认）|未签名的整数

kerneldatate-加法器模块内核数据类型单身的（默认）|int8|角色向量

例子

创建一个processorconfig目的

修改属性processorconfig目的

取回processorconfig对象的zcu102_single比特斯流

也可以看看

功能

话题

深度学习HDL工具箱文档

金宝app

尝试MATLAB，SIM金宝appULINK和其他产品下载188bet金宝搏

`合成学`-合成工具名称
'xilinx vivado'（默认）|“ Altera Quartus II”|'xilinx ise'|角色向量

`合成的chipffimily`-合成工具芯片姓氏
'zynq ultrascale+（默认）|'artix7'|'kintex7'|“ Kintex Ultrascale+”|'spartan7'|'virtex7'|“ Virtex Ultrascale+”|'zynq'|'arria 10'|'arria v gz'|“旋风10 gx”|'Stratix 10'|“ Stratix V”|角色向量

`目标频率`-MHz目标频率
200（默认）|整数

`目标平台`-目标板的名称
'Xilinx Zynq Ultrascale+ MPSOC ZCU 102评估套件'（默认）|角色向量

`比特斯流`-比特斯流的名称
'arria10soc_single'|'arria10soc_int8'|'zc706_single'|'zc706_int8'|'zcu102_single'|'zcu102_int8'

`condthreadnumber`-平行卷积处理器内核线程的数量
16（默认）|4|9|16|25|36|64|256|未签名的整数

`InputMemorysize`-缓存块RAM（BRAM）尺寸
[227 227 3]（默认）|3D正整数阵列

`outputmorysize`-缓存块RAM（BRAM）尺寸
[227 227 3]（默认）|3D正整数阵列

`功能`-最大输入和输出功能大小
2048（默认）|正整数

`kerneldatate`-加法器模块内核数据类型
单身的（默认）|int8|角色向量

`fcthreadnumber`-平行完全连接的数量（FC）MAC线程
4（默认）|4|8|16|32|64|未签名的整数

`InputMemorysize`-缓存块RAM（BRAM）尺寸
25088（默认）|未签名的整数

`outputmorysize`-缓存块RAM（BRAM）尺寸
4096（默认）|未签名的整数

`kerneldatate`-加法器模块内核数据类型
单身的（默认）|int8|角色向量

`InputMemorysize`-缓存块RAM（BRAM）尺寸
40（默认）|未签名的整数

`outputmorysize`-缓存块RAM（BRAM）尺寸
40（默认）|未签名的整数

`kerneldatate`-加法器模块内核数据类型
单身的（默认）|int8|角色向量

创建一个`processorconfig`目的

修改属性`processorconfig`目的

取回`processorconfig`对象的`zcu102_single`比特斯流