setModuleProperty

类:dlhdl.ProcessorConfig
包:dlhdl

使用setModuleProperty模块的方法来设置属性dlhdl.ProcessorConfig对象

扩展所有的页面

语法

setModuleProperty (processorConfigObject ModuleName、名称、值)

描述

的setModuleProperty (processorConfigObject,ModuleName,名称,值)方法设置模块中提到的属性ModuleName通过使用指定的值名称,值对。

输入参数

全部展开

`processorConfigObject`- - - - - -处理器配置对象的实例
`dlhdl.ProcessorConfig`对象

处理器配置对象的实例,指定为一个dlhdl.ProcessorConfig对象。

`ModuleName`- - - - - -模块的参数设置的名称
“conv”|“俱乐部”|“自定义”|“conv”|“俱乐部”|“自定义”|字符串|特征向量

的dlhdl.ProcessorConfig对象模块名称,指定为一个字符或字符串向量。

名称-值参数

指定可选的双参数作为Name1 = Value1,…,以=家,在那里的名字参数名称和吗价值相应的价值。名称-值参数必须出现在其他参数,但对的顺序无关紧要。

R2021a之前,用逗号来分隔每一个名称和值,并附上的名字在报价。

例子:

conv模块参数

全部展开

`ModuleGeneration`- - - - - -启用或禁用卷积模块生成的深度学习处理器配置
“上”(默认)|“关闭”|特征向量

使用这个参数来控制生成卷积模块的深度学习处理器配置的一部分。

例子:“ModuleGeneration”,“上”

`LRNBlockGeneration`- - - - - -启用或禁用本地反应正常化(LRN)块生成的深度学习的卷积模块处理器配置
“关闭”(默认)|“上”|特征向量

LRN块的使用这个参数来控制生成的深度学习的卷积模块处理器配置。

例子:“LRNBlockGeneration”,“上”

`SegmentationBlockGeneration`- - - - - -启用或禁用分割块生成的深度学习的卷积模块处理器配置
“上”(默认)|“关闭”|特征向量

使用这个参数来控制生成的分割块的深度学习的卷积模块处理器配置。

`ConvThreadNumber`- - - - - -并行卷积处理器内核线程的数量
16(默认)|4|9|16|25|36|64年|256年|无符号整数

这个参数是平行3 x3的卷积内核线程的数量的一部分conv模块内dlhdl.ProcessorConfig对象。

例子:“ConvThreadNumber”, 64年

`InputMemorySize`- - - - - -缓存块RAM (BRAM)大小
(227 227)(默认)|3 d正整数数组

这个参数是一个三维矩阵代表输入图像大小的限制conv模块内BRAM大小dlhdl.ProcessorConfig对象。

例子:“InputMemorySize”, (227 227)

`OutputMemorySize`- - - - - -缓存块RAM (BRAM)大小
(227 227)(默认)|3 d正整数数组

这个参数是一个三维矩阵表示输出图像大小的限制conv模块内BRAM大小dlhdl.ProcessorConfig对象。

例子:“OutputMemorySize”, (227 227)

`FeatureSizeLimit`- - - - - -规模最大的输入和输出特性
2048年(默认)|正整数

这个参数是一个正整数代表最大输入和输出功能大小的一部分conv模块内dlhdl.ProcessorConfig对象。

例子:“FeatureSizeLimit”, 512年

足球俱乐部模块参数

全部展开

`ModuleGeneration`- - - - - -启用或禁用完全连接模块生成的深度学习处理器配置
“上”(默认)|“关闭”|特征向量

使用这个参数来控制生成完全连接模块的深度学习处理器配置的一部分。

例子:“ModuleGeneration”,“上”

`SoftmaxBlockGeneration`- - - - - -启用或禁用Softmax块生成的深度学习的完全连接模块处理器配置
“关闭”(默认)|“上”|特征向量

使用这个参数来控制代将Softmax块作为一个完全连接模块的一部分的深度学习处理器配置。当你设定这个属性从,将Softmax层仍然是在软件中实现。

例子:“SoftmaxBlockGeneration”,“上”

`SigmoidBlockGeneration`- - - - - -启用或禁用乙状结肠块生成的深度学习的完全连接模块处理器配置
“关闭”(默认)|“上”|特征向量

使用这个参数来控制生成的乙状结肠块作为一个完全连接模块的一部分的深度学习处理器配置。

`FCThreadNumber`- - - - - -数量的并行完全连接(fc) MAC线程
4(默认)|4|8|16|32|64年|无符号整数

这个参数是平行fc MAC线程的数量的一部分足球俱乐部模块内dlhdl.ProcessorConfig对象。

例子:“FCThreadNumber”, 16岁

`InputMemorySize`- - - - - -缓存块RAM (BRAM)大小
25088年(默认)|无符号整数

这个参数是一个无符号整数代表缓存BRAM大小的限制足球俱乐部模块内BRAM大小dlhdl.ProcessorConfig对象。

例子:“InputMemorySize”, 9216年

`OutputMemorySize`- - - - - -缓存块RAM (BRAM)大小
4096年(默认)|无符号整数

这个参数是一个无符号整数代表缓存BRAM大小的限制足球俱乐部模块内BRAM大小dlhdl.ProcessorConfig对象。

例子:“OutputMemorySize”, 4096年

自定义模块属性

全部展开

`ModuleGeneration`- - - - - -启用或禁用加法器模块生成的深度学习处理器配置
“上”(默认)|“关闭”|特征向量

使用这个参数来控制生成加法器模块的深度学习处理器配置的一部分。

例子:“ModuleGeneration”,“上”

`除了`- - - - - -启用或禁用添加层代的深度学习的自定义模块处理器配置
“上”(默认)|“关闭”|特征向量

使用这个参数来控制生成附加层的深度学习的自定义模块的一部分处理器配置。

`乘法`- - - - - -启用或禁用乘法层代的深度学习的自定义模块处理器配置
“上”(默认)|“关闭”|特征向量

使用这个参数来控制生成乘法层的深度学习的自定义模块的一部分处理器配置。

`InputMemorySize`- - - - - -缓存块RAM (BRAM)大小
40(默认)|无符号整数

这个参数是一个无符号整数代表缓存BRAM大小的限制加法器模块内BRAM大小dlhdl.ProcessorConfig对象。

例子:“InputMemorySize”, 40岁

`OutputMemorySize`- - - - - -缓存块RAM (BRAM)大小
40(默认)|无符号整数

这个参数是一个无符号整数代表缓存BRAM大小的限制加法器模块内BRAM大小dlhdl.ProcessorConfig对象。

例子:“OutputMemorySize”, 40岁

例子

全部展开

设置值`ConvThreadNumber`在`dlhdl.ProcessorConfig`对象

创建一个示例对象使用dlhdl.ProcessorConfig类,然后使用setModuleProperty方法设置的值convThreadNumber。
```
hPC = dlhdl.ProcessorConfig;hPC.setModuleProperty (“conv”,“ConvThreadNumber”,25)hPC
```

一旦你执行代码,结果是:

hPC =处理模块”conv“ModuleGeneration:‘“LRNBlockGeneration:”“SegmentationBlockGeneration:”“ConvThreadNumber: 25 InputMemorySize: [227 227 3] OutputMemorySize: [227 227 3] FeatureSizeLimit: 2048处理模块“俱乐部”ModuleGeneration:”“SoftmaxBlockGeneration:‘off’FCThreadNumber: 4 InputMemorySize: 25088 OutputMemorySize: 4096处理模块”加法器“ModuleGeneration:”“InputMemorySize: 40 OutputMemorySize: 40处理器RunTimeControl顶级属性:“注册”InputDataInterface:“外部存储器”OutputDataInterface:“外部存储器”ProcessorDataType:单一的系统级属性TargetPlatform:“Xilinx Zynq UltraScale + MPSoC ZCU102评估工具包”TargetFrequency: 200 SynthesisTool:“Xilinx Vivado”ReferenceDesign:“AXI-Stream DDR内存访问:3-AXIM”SynthesisToolChipFamily:“Zynq UltraScale + ' SynthesisToolDeviceName:“xczu9eg-ffvb1156-2-e”SynthesisToolPackageName:“SynthesisToolSpeedValue:“

设置值`InputMemorySize`在`dlhdl.ProcessorConfig`对象

创建一个示例对象使用dlhdl.ProcessorConfig类,然后使用setModuleProperty方法设置的值InputMemorySize。
```
hPC = dlhdl.ProcessorConfig;hPC.setModuleProperty (“俱乐部”,“InputMemorySize”,25060)hPC
```

一旦你执行代码,结果是:

hPC =处理模块”conv“ModuleGeneration:‘“LRNBlockGeneration:”“SegmentationBlockGeneration:”“ConvThreadNumber: 16 InputMemorySize: [227 227 3] OutputMemorySize: [227 227 3] FeatureSizeLimit: 2048处理模块“俱乐部”ModuleGeneration:”“SoftmaxBlockGeneration:‘off’FCThreadNumber: 4 InputMemorySize: 25060 OutputMemorySize: 4096处理模块”加法器“ModuleGeneration:”“InputMemorySize: 40 OutputMemorySize: 40处理器RunTimeControl顶级属性:“注册”InputDataInterface:“外部存储器”OutputDataInterface:“外部存储器”ProcessorDataType:单一的系统级属性TargetPlatform:“Xilinx Zynq UltraScale + MPSoC ZCU102评估工具包”TargetFrequency: 200 SynthesisTool:“Xilinx Vivado”ReferenceDesign:“AXI-Stream DDR内存访问:3-AXIM”SynthesisToolChipFamily:“Zynq UltraScale + ' SynthesisToolDeviceName:“xczu9eg-ffvb1156-2-e”SynthesisToolPackageName:“SynthesisToolSpeedValue:“

设置值`InputMemorySize`在`dlhdl.ProcessorConfig`对象

创建一个示例对象使用dlhdl.ProcessorConfig类,然后使用setModuleProperty方法设置的值InputMemorySize。
```
hPC = dlhdl.ProcessorConfig;hPC.setModuleProperty (“自定义”,“InputMemorySize”,80)hPC
```

一旦你执行代码,结果是:

hPC =处理模块”conv“ModuleGeneration:‘“LRNBlockGeneration:”“SegmentationBlockGeneration:”“ConvThreadNumber: 16 InputMemorySize: [227 227 3] OutputMemorySize: [227 227 3] FeatureSizeLimit: 2048处理模块“俱乐部”ModuleGeneration:”“SoftmaxBlockGeneration:‘off’FCThreadNumber: 4 InputMemorySize: 25088 OutputMemorySize: 4096处理模块”加法器“ModuleGeneration:”“InputMemorySize: 80 OutputMemorySize: 40处理器RunTimeControl顶级属性:“注册”InputDataInterface:“外部存储器”OutputDataInterface:“外部存储器”ProcessorDataType:单一的系统级属性TargetPlatform:“Xilinx Zynq UltraScale + MPSoC ZCU102评估工具包”TargetFrequency: 200 SynthesisTool:“Xilinx Vivado”ReferenceDesign:“AXI-Stream DDR内存访问:3-AXIM”SynthesisToolChipFamily:“Zynq UltraScale + ' SynthesisToolDeviceName:“xczu9eg-ffvb1156-2-e”SynthesisToolPackageName:“SynthesisToolSpeedValue:“

关掉`conv`模块内`dlhdl.ProcessorConfig`对象

创建一个示例对象使用dlhdl.ProcessorConfig类,然后使用setModuleProperty方法设置的值ModuleGeneration。
```
hPC = dlhdl.ProcessorConfig;hPC.setModuleProperty (“conv”,“ModuleGeneration”,“关闭”hPC)
```

一旦你执行代码,结果是:

hPC =处理模块“conv”ModuleGeneration:‘off’处理模块“俱乐部”ModuleGeneration:”“SoftmaxBlockGeneration:‘off’FCThreadNumber: 4 InputMemorySize: 25088 OutputMemorySize: 4096处理模块”加法器“ModuleGeneration:”“InputMemorySize: 40 OutputMemorySize: 40处理器RunTimeControl顶级属性:“注册”InputDataInterface:“外部存储器”OutputDataInterface:“外部存储器”ProcessorDataType:单一的系统级属性TargetPlatform:“Xilinx Zynq UltraScale + MPSoC ZCU102评估工具包”TargetFrequency: 200 SynthesisTool:“Xilinx Vivado”ReferenceDesign:“AXI-Stream DDR内存访问:3-AXIM”SynthesisToolChipFamily:“Zynq UltraScale + ' SynthesisToolDeviceName:“xczu9eg-ffvb1156-2-e”SynthesisToolPackageName:“SynthesisToolSpeedValue:“

版本历史

介绍了R2020b

另请参阅

estimatePerformance|estimateResources|getModuleProperty|optimizeConfigurationForNetwork

setModuleProperty

语法

描述

输入参数

processorConfigObject- - - - - -处理器配置对象的实例dlhdl.ProcessorConfig对象

ModuleName- - - - - -模块的参数设置的名称“conv”|“俱乐部”|“自定义”|“conv”|“俱乐部”|“自定义”|字符串|特征向量

名称-值参数

ModuleGeneration- - - - - -启用或禁用卷积模块生成的深度学习处理器配置“上”(默认)|“关闭”|特征向量

LRNBlockGeneration- - - - - -启用或禁用本地反应正常化(LRN)块生成的深度学习的卷积模块处理器配置“关闭”(默认)|“上”|特征向量

SegmentationBlockGeneration- - - - - -启用或禁用分割块生成的深度学习的卷积模块处理器配置“上”(默认)|“关闭”|特征向量

ConvThreadNumber- - - - - -并行卷积处理器内核线程的数量16(默认)|4|9|16|25|36|64年|256年|无符号整数

InputMemorySize- - - - - -缓存块RAM (BRAM)大小(227 227)(默认)|3 d正整数数组

OutputMemorySize- - - - - -缓存块RAM (BRAM)大小(227 227)(默认)|3 d正整数数组

FeatureSizeLimit- - - - - -规模最大的输入和输出特性2048年(默认)|正整数

ModuleGeneration- - - - - -启用或禁用完全连接模块生成的深度学习处理器配置“上”(默认)|“关闭”|特征向量

SoftmaxBlockGeneration- - - - - -启用或禁用Softmax块生成的深度学习的完全连接模块处理器配置“关闭”(默认)|“上”|特征向量

SigmoidBlockGeneration- - - - - -启用或禁用乙状结肠块生成的深度学习的完全连接模块处理器配置“关闭”(默认)|“上”|特征向量

FCThreadNumber- - - - - -数量的并行完全连接(fc) MAC线程4(默认)|4|8|16|32|64年|无符号整数

InputMemorySize- - - - - -缓存块RAM (BRAM)大小25088年(默认)|无符号整数

OutputMemorySize- - - - - -缓存块RAM (BRAM)大小4096年(默认)|无符号整数

ModuleGeneration- - - - - -启用或禁用加法器模块生成的深度学习处理器配置“上”(默认)|“关闭”|特征向量

除了- - - - - -启用或禁用添加层代的深度学习的自定义模块处理器配置“上”(默认)|“关闭”|特征向量

乘法- - - - - -启用或禁用乘法层代的深度学习的自定义模块处理器配置“上”(默认)|“关闭”|特征向量

InputMemorySize- - - - - -缓存块RAM (BRAM)大小40(默认)|无符号整数

OutputMemorySize- - - - - -缓存块RAM (BRAM)大小40(默认)|无符号整数

例子

设置值ConvThreadNumber在dlhdl.ProcessorConfig对象

设置值InputMemorySize在dlhdl.ProcessorConfig对象

设置值InputMemorySize在dlhdl.ProcessorConfig对象

关掉conv模块内dlhdl.ProcessorConfig对象

版本历史

另请参阅

主题

`processorConfigObject`- - - - - -处理器配置对象的实例
`dlhdl.ProcessorConfig`对象

`ModuleName`- - - - - -模块的参数设置的名称
“conv”|“俱乐部”|“自定义”|“conv”|“俱乐部”|“自定义”|字符串|特征向量

`ModuleGeneration`- - - - - -启用或禁用卷积模块生成的深度学习处理器配置
“上”(默认)|“关闭”|特征向量

`LRNBlockGeneration`- - - - - -启用或禁用本地反应正常化(LRN)块生成的深度学习的卷积模块处理器配置
“关闭”(默认)|“上”|特征向量

`SegmentationBlockGeneration`- - - - - -启用或禁用分割块生成的深度学习的卷积模块处理器配置
“上”(默认)|“关闭”|特征向量

`ConvThreadNumber`- - - - - -并行卷积处理器内核线程的数量
16(默认)|4|9|16|25|36|64年|256年|无符号整数

`InputMemorySize`- - - - - -缓存块RAM (BRAM)大小
(227 227)(默认)|3 d正整数数组

`OutputMemorySize`- - - - - -缓存块RAM (BRAM)大小
(227 227)(默认)|3 d正整数数组

`FeatureSizeLimit`- - - - - -规模最大的输入和输出特性
2048年(默认)|正整数

`ModuleGeneration`- - - - - -启用或禁用完全连接模块生成的深度学习处理器配置
“上”(默认)|“关闭”|特征向量

`SoftmaxBlockGeneration`- - - - - -启用或禁用Softmax块生成的深度学习的完全连接模块处理器配置
“关闭”(默认)|“上”|特征向量

`SigmoidBlockGeneration`- - - - - -启用或禁用乙状结肠块生成的深度学习的完全连接模块处理器配置
“关闭”(默认)|“上”|特征向量

`FCThreadNumber`- - - - - -数量的并行完全连接(fc) MAC线程
4(默认)|4|8|16|32|64年|无符号整数

`InputMemorySize`- - - - - -缓存块RAM (BRAM)大小
25088年(默认)|无符号整数

`OutputMemorySize`- - - - - -缓存块RAM (BRAM)大小
4096年(默认)|无符号整数

`ModuleGeneration`- - - - - -启用或禁用加法器模块生成的深度学习处理器配置
“上”(默认)|“关闭”|特征向量

`除了`- - - - - -启用或禁用添加层代的深度学习的自定义模块处理器配置
“上”(默认)|“关闭”|特征向量

`乘法`- - - - - -启用或禁用乘法层代的深度学习的自定义模块处理器配置
“上”(默认)|“关闭”|特征向量

`InputMemorySize`- - - - - -缓存块RAM (BRAM)大小
40(默认)|无符号整数

`OutputMemorySize`- - - - - -缓存块RAM (BRAM)大小
40(默认)|无符号整数

设置值`ConvThreadNumber`在`dlhdl.ProcessorConfig`对象

设置值`InputMemorySize`在`dlhdl.ProcessorConfig`对象

设置值`InputMemorySize`在`dlhdl.ProcessorConfig`对象

关掉`conv`模块内`dlhdl.ProcessorConfig`对象