有限脉冲响应滤波器 - 针对HDL代码生成进行了优化据/p>
DSP系统工具箱HDL支持/滤波金宝app据/p>
这据span class="block">离散FIR滤波器HDL优化据/span>块模型有限脉冲响应滤波器架构针对HDL代码生成进行了优化。该块一次接受一个输入样本,并为可编程系数提供一个选项。它提供了一种具有输入和输出控制信号的硬件友好的界面。为了提供生成的HDL代码的周期准确模拟,块模型架构延迟包括管道寄存器和资源共享。据/p>
块提供三种过滤结构。Systolic Architects的直接形式提供了一个完全平行的实现,可以有效地利用英特尔据sup>®据/sup>和Xilinx.据sup>®据/sup>DSP块。直接形式转置结构是一种完全并行实现,适用于FPGA和ASIC应用。部分串行收缩结构提供了一个可配置的串行实现,使FPGA DSP块的有效利用。对于将乘法器、流水线寄存器和预加法器匹配到FPGA供应商的DSP配置的过滤器实现,在生成HDL代码时指定目标设备。据/p>
这三种结构都通过共享对称或反对称滤波器的乘法器来优化硬件资源。并行实现还去除了零值系数的乘数,如半带滤波器和希尔伯特变换。据/p>
有效输入数据和相应的有效输出数据之间的延迟取决于过滤器结构、序列化选项、系数的数量,以及系数值是否提供优化机会。关于结构和延迟的详细信息,请参见据a href="//www.tatmou.com/help/dsp/ref/discretefirfilterhdloptimized.html" class="intrnllnk">算法据/a>部分。据/p>
对于多通道或基于帧的输入的FIR滤波器,使用据a href="//www.tatmou.com/help/simulink/slref/discretefirfilter.html">离散冷冻过滤器据/span>(金宝appSimulink)据/span>阻止而不是此块。据/p>
重置行为据/b>
默认情况下,离散FIR滤波器HDL优化块只将生成的HDL全局复位连接到控制路径寄存器。这两个重置参数,据strong class="guilabel">使能复位输入端口据/strong>和据strong class="guilabel">使用HDL全局复位据/strong>,将复位信号连接到数据路径寄存器。由于附加的路由和加载复位信号,复位数据路径寄存器会降低综合性能。据/p>
这据strong class="guilabel">使能复位输入端口据/strong>参数使其启用据strong class="guilabel">重启据/strong>块上的端口。复位信号实现数据路径寄存器的本地同步复位。为了获得FPGA资源的最佳使用,此选项不会将重置信号连接到针对FPGA的DSP块的寄存器。据/p>
这据strong class="guilabel">使用HDL全局复位据/strong>参数将生成的HDL全局复位信号连接到数据路径寄存器。此参数不会改变模块的外观或修改Simulink中的模拟行为。金宝app生成的HDL全局重置可以是同步的,也可以是异步的,这取决于据strong class="guimenuitem">HDL代码生成据/strong>>据strong class="guimenuitem">全局设置据/strong>>据strong class="guimenuitem">重置类型据/strong>参数在模型配置参数。根据您的设备,使用全局重置可能会将寄存器移出DSP块并增加资源使用。据/p>
当你选择据strong class="guilabel">使能复位输入端口据/strong>和据strong class="guilabel">使用HDL全局复位据/strong>参数在一起,全局和本地复位信号清除控制和数据路径寄存器。据/p>
对生成的测试台的重置考虑据/b>
fpga在循环中初始化提供全局复位,但不自动提供局部复位。使用默认的复位参数,如果您在不复位单板的情况下多次运行FIL模型,未复位的数据路径寄存器可能会导致fpga -in- loop (FIL)不匹配。选择据strong class="guilabel">使用HDL全局复位据/strong>要自动重置数据路径寄存器,或选择据strong class="guilabel">使能复位输入端口据/strong>并在模型中断言本地复位,因此复位信号成为Simulink FIL测试台的一部分。金宝app据/p>
生成的HDL测试台提供全局复位,但不会自动提供本地复位。使用默认复位参数和默认寄存器重置配置参数,生成的HDL代码包括数据路径寄存器的初始模拟值。但是,如果你担心据code class="literal">X据/code>- 您的设计中,您可以设置据strong class="guimenuitem">HDL代码生成据/strong>>据strong class="guimenuitem">全局设置据/strong>>据strong class="guimenuitem">编码风格据/strong>>据strong class="guimenuitem">无重置寄存器初始化据/strong>参数据code class="guidropdown">不初始化据/code>.在这种情况下,使用默认的块重置参数,未被重置的数据路径寄存器可能导致据code class="literal">X据/code>在HDL仿真开始时,在数据路径上传播。选择据strong class="guilabel">使用HDL全局复位据/strong>要自动重置数据路径寄存器,或选择据strong class="guilabel">使能复位输入端口据/strong>并断言模型中的本地复位,因此复位信号成为生成的HDL测试台的一部分。据/p>
dsp.firfilter.据/code>
|据span itemscope itemtype="//www.tatmou.com/help/schema/MathWorksDocPage/SeeAlso" itemprop="seealso">dsp.hdlfirfilter.据/code>