NCO HDL优化

生成真实或复杂的正弦信号-为HDL代码生成优化

全部展开页面

库:
DSP系统工具箱HDL支持/信号操作金宝app
DSP系统工具箱HDL支持/来源金宝app

描述

的NCO HDL优化块产生真实或复杂的正弦信号，同时提供硬件友好的控制信号。

数字控制振荡器(NCO)累加一个相位增量，并使用累加器的量化输出作为包含正弦波值的查找表的索引。定点累加器和量化器数据类型的环绕提供了正弦波的周期性，量化减少了给定频率分辨率所需的表大小。

有关如何使用NCO HDL优化块生成正弦波的示例，请参见生成正弦波．有关配置和实现的更多信息，请参阅算法部分。

block还提供以下功能:

可选的框架输出。
查找表压缩选项，用于减少查找表的大小。这种压缩在精度上造成的LSB损失小于一个。看到查找表的压缩为更多的信息。
外部抖动的可选输入端口。
一个可选的复位端口，将相位累加器复位为初始值。
一个可选的输出端口，为当前的NCO阶段。

港口

请注意

这个块出现在来源库与相位增量来源参数设置为财产．唯一的输入端口是有效的．
这个块出现在信号操作库与相位增量来源参数设置为输入端口．这个配置显示了可选的输入端口公司．

该图标显示的是设备的可选端口NCO HDL优化块。

输入

全部展开

`公司`-相位增量(可选)
标量整数

相位增量，指定为标量整数。块强制转换该值以匹配累加器的字长。

双和单模拟支持数据类型，但不支持HD金宝appL代码生成。

依赖关系

要启用该端口，请设置相位增量来源参数输入端口．

数据类型:单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|fixdt ([], N, 0)

`抵消`-相位偏移(可选)
标量整数

相位偏移，指定为标量整数。

双和单模拟支持数据类型，但不支持HD金宝appL代码生成。

依赖关系

要启用该端口，请设置相抵消源参数输入端口．

数据类型:单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|fixdt ([], N, 0)

`高频振动`——发抖(可选)
整数|列向量的整数

抖动，指定为整数或整数列向量。向量的长度必须等于样品每帧参数值。

双和单模拟支持数据类型，但不支持HD金宝appL代码生成。

依赖关系

要启用该端口，请设置高频振动源参数输入端口．

数据类型:单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|fixdt ([], N, 0)

`有效的`—允许NCO操作的控制信号
标量

允许NCO操作的控制信号，指定为布尔标量。当这个信号1，块增加相位并捕获任何输入值。当这个信号0，该块保存相位累加器并忽略任何输入值。

当样品每帧参数大于1，此值允许处理样品每帧样本。

数据类型:布尔

`重置accum`-复位累加器的控制信号(可选)
标量

重置累加器的控制信号，指定为布尔标量。当这个信号1，块将累加器重置为初始值。这个信号不会重置管道中的输出样本。

依赖关系

要启用该端口，请选择使能累加器复位输入端口参数。

数据类型:布尔

输出

全部展开

`罪,因为实验`——生成的波形
标量|列向量

生成的波形，以标量或长度等于的列向量返回样品每帧参数值。输出可以是返回的单个端口罪或因为值，返回的单个端口经验值价值观代表余弦+ j *正弦，或两个返回端口罪和因为值,分别。当所有输入值都是定点类型或所有输入端口被禁用时，块使用输出数据类型参数。当任何输入值都是浮点类型时，块将忽略输出数据类型参数。在这种情况下，块以浮点值的形式返回波形。

浮点数据类型支持用于模拟，但不支持用于HDL代码生成。金宝app

依赖关系

默认情况下，这个输出端口是正弦波，罪．端口标签和格式会根据实际情况发生变化输出信号类型参数。

`阶段`- NCO的当前相位(可选)
标量|列向量

NCO的当前阶段，作为标量或作为长度等于的列向量返回样品每帧参数值。相位是量子化累加器加上偏移和增量的输出。如果量化被禁用，该端口返回应用偏移和增量的累加器的输出。

这些值是类型的fixdt (1, N, 0),在那里N是量化器累加器比特数参数值。如果量化是禁用的，那么N是蓄电池字长参数值。如果任何输入值是浮点类型，则块返回阶段作为浮点值。

浮点数据类型支持用于模拟，但不支持用于HDL代码生成。金宝app

依赖关系

要启用该端口，请选择使阶段港口参数。

数据类型:单|双|fixdt (1, N, 0)

`有效的`—控制信号，表示输出数据的有效性
标量

指示输出数据有效性的控制信号，返回为布尔标量。当输出有效的是1，上面的值罪，因为，经验值,阶段港口是有效的。当输出有效的是0，输出端口上的值无效。

当样品每帧参数大于1，这个信号表示输出向量中所有元素的有效性。

数据类型:布尔

参数

全部展开

主要

请注意

此块支持金宝app双和单输入用于模拟，而不是用于HDL代码生成。当所有输入值都是定点类型或所有输入端口被禁用时，块使用输出数据类型参数。当任何输入值都是浮点类型时，块将忽略输出数据类型参数。在这种情况下，块返回可选的波形阶段作为浮点值。

要使用定点设计器™数据类型覆盖特性，您可以获取双通过应用输出值双输入数据到一个可选端口。

`相位增量来源`-相位增量源
`输入端口`(默认)|`财产`

您可以通过输入端口或为参数输入值来设置阶段增量。如果您选择财产,相位增量参数出现，以便输入值。如果您选择输入端口,公司端口出现在块上。

`相位增量`-生成波形的相位增量
`One hundred.`(默认)|整数

所产生的波形的相位增量，指定为整数。块强制转换该值以匹配累加器的字长。

依赖关系

要启用该参数，请设置相位增量来源参数财产．

数据类型:单|双|int8|int16|int32|uint8|uint16|uint32|fixdt ([], N, 0)

`相抵消源`-相位偏移源
`输入端口`(默认)|`财产`

您可以通过输入端口或为参数输入值来设置相位偏移。如果您选择财产,相抵消参数出现，以便输入值。如果您选择输入端口,抵消端口出现在块上。

`相抵消`-产生的波形的相位偏移
`0`(默认)|整数

产生的波形的相位偏移，指定为整数。

依赖关系

要启用该参数，请设置相抵消源参数财产．

数据类型:单|双|int8|int16|int32|uint8|uint16|uint32|fixdt ([], N, 0)

`高频振动源`-抖动位数的来源
`财产`(默认)|`输入端口`|`没有一个`

您可以从输入端口或参数设置抖动。如果您选择财产,抖动位数参数出现。如果您选择输入端口时，一个端口出现在块上。如果您选择没有一个，块不添加抖动。

`抖动位数`—表示抖动的比特
`4`(默认)|正整数

抖动位的数目，指定为正整数。

依赖关系

要启用该参数，请设置高频振动源参数财产．

`样品每帧`-基于帧的输入和输出的矢量大小
`1`(默认)|正整数

当您将此值设置为1，块具有标量输入和输出。当该值大于1,高频振动Port需要一个长度的列向量样品每帧和罪，因为，经验值,阶段Ports返回长度的列向量样品每帧．

`启用查找表压缩方法`—压缩查找表
`从`(默认)|`在`

默认情况下，该块实现一个非压缩查找表，并且该块的输出与以区域块。当您启用此选项时，块将实现一个压缩的查找表。Sunderland压缩方法减少了查找表的大小，损失的精度不到一个LSB。根据经验，伪自由动态范围(SFDR)比非压缩情况下低1-3 dB。压缩查找表的硬件节省允许通过增加累加器的字长和量化位的数目来提高性能。有关压缩方法的详细信息，请参见算法．

`使能累加器复位输入端口`—开启复位控制信号
`从`(默认)|`在`

选择此参数启用重置accum端口。当重置accum是1，块将累加器重置为初始值。

`输出信号类型`—输出波形格式
`正弦`(默认)|`余弦`|`复指数`|`正弦和余弦`

如果您选择正弦或余弦，块显示适用的端口，罪或因为．如果您选择复指数，则输出为该形式余弦+ j *正弦港口也有标记经验值．如果您选择正弦和余弦，块显示两个端口，罪和因为．

`使阶段港口`-输出电流相位
`从`(默认)|`在`

上的当前NCO相位阶段端口。相位是量子化累加器的输出，外加偏移和增量。如果量化被禁用，该端口返回累加器的输出，并应用偏移和增量。

数据类型

`舍入模式`-定点操作舍入模式
`地板上`(默认)

舍入模式为定点操作。舍入模式具有值的只读参数地板上．

`溢出模式`-定点操作的溢出模式
`包装`(默认)

溢出模式为定点操作。溢出模式是只读参数。定点数字在溢出时绕圈。

`蓄电池数据类型`—累加器数据类型
`二进制扩展点`(默认)

累加器数据类型说明。该参数为只读，有值二进制扩展点．类定义定点数据类型蓄电池签署，蓄电池字长,蓄电池部分的长度参数。

`蓄电池签署`-有符号或无符号累加器数据格式
`签署`(默认)

该参数为只读。所有输出都是签名格式。

`蓄电池字长`-累加器单词长度
`16`(默认)|整数

单位是位。该值必须包含符号位。

如果你通过了数字转换阶段参数,那么蓄电池字长确定LUT大小。对于HDL代码生成，LUT大小必须在2到2之间¹⁷条目。当您选择启用查找表压缩方法，取值范围为[5,21]。当你清楚启用查找表压缩方法，取值范围为[3,19]。有关此参数如何影响LUT大小的更多信息，请参见算法部分。

当你选择数字转换阶段参数时，不限制蓄电池字长参数值。

`蓄电池部分的长度`-累加器分数长度
`0`(默认)|整数

该参数为只读。累加器分数长度为零位。

累加器对整数进行操作。如果相位增量为fixdt如果输入小数部分，则块将返回错误。

`数字转换阶段`-量化累积阶段
`从`(默认)|`在`

当您选择数字转换阶段，该块将相位累加器的结果量化到一个固定的位宽。块使用这个量化值从查找表中选择一个波形值。量化相位累加器的输出使您能够在不降低频率分辨率的情况下减少查找表的大小。方法选择查找表的大小量化器累加器比特数参数。

当你清楚数字转换阶段，块使用完整的累加器值作为查找表的地址。

`量化器累加器比特数`—量化器累加器比特数
`12`(默认)|整数

量化器累加器位的数目，指定为小于累加器字长的整数标量。对于HDL代码生成，此参数值必须导致LUT大小介于2和2之间¹⁷条目。当您选择启用查找表压缩方法，取值范围为[5,21]。当你清楚启用查找表压缩方法，取值范围为[3,19]。有关此参数如何影响LUT大小的更多信息，请参见算法部分。

依赖关系

要启用该参数，请选择数字转换阶段参数。

`输出数据类型`-输出数据类型
`二进制扩展点`(默认)|`双`|`单`

的数据类型罪，因为,经验值港口。如果任何输入都是浮点类型，则忽略此参数。在这种情况下，输出数据类型是浮点数。

如果您选择二进制扩展点的块定义定点数据类型输出了，输出字长,输出部分的长度参数。

`输出了`—有符号或无符号输出数据格式
`签署`(默认)

该参数为只读。所有输出都是签名格式。

`输出字长`-输出字长
`16`(默认)|整数

单位是位。该值必须包含符号位。

`输出部分的长度`-输出分数长度
`14`(默认)|整数

单位是位。

模型的例子

生成正弦波

使用NCO HDL优化块生成正弦波。本例根据这些规范生成正弦波。

HDL QAM发射机和接收机

实现了一个64-QAM发射机和接收机的HDL代码生成和硬件实现。

LTE数字下变频的HDL实现

设计一个用于无线通信应用(如LTE)的数字下变频(DDC)，并生成HDL代码。

LTE数字上变频器的HDL实现

设计一个用于无线通信应用(如LTE)的数字上变频器(DUC)，并生成HDL代码。

算法

全部展开

正弦波的频率分辨率取决于累加器的大小。给定一个样本时间，T_年代，以及所需的输出频率分辨率Δf，计算必要的累加器字长，N．

$N ＝装天花板（ {日志}_{2} （ \frac{1}{T_{年代} \cdot Δ f} ））$

为所需的输出频率F_o,计算相位增量．

$p h 一个年代 e 我 n c r e 米 e n t ＝轮（ F_{0} T_{年代} 2^{N} ）$

量化相位累加器的输出使您能够在不降低频率分辨率的情况下减少查找表的大小。计算量化的字长以达到理想的伪自由动态范围(SFDR)．

$问＝装天花板（ \frac{年代 F D R - 12}{6} ）$

相位偏移和抖动可选地添加在累加器阶段。对于输出波形所需的相位偏移(以弧度为单位)，计算相抵消块在累加器中添加的值。

$p h 一个年代 e o f f 年代 e t ＝ \frac{2^{N} \cdot d e 年代我 r e d p h 一个年代 e o f f 年代 e t}{2 π}$

NCO实现取决于您是否选择启用查找表压缩方法．

在没有查找表压缩的情况下，块使用与以区域块。LUT的大小为2^问－２×W位,问是量化器累加器比特数和W是输出字长．

块强制转换相位增量值以匹配累加器的字长。

如果不启用数字转换阶段,然后问＝N,在那里N是蓄电池字长．当您选择这些参数时，请考虑对模拟器内存和硬件资源的影响。

有关如何使用NCO HDL优化块生成正弦波的示例，请参见生成正弦波．

查找表的压缩

选择查找表(LUT)压缩时，NCO HDL优化块采用桑德兰压缩方法。桑德兰技术使用三角恒等式将1 / 4正弦波的每个相位分成三个分量，并表示为:

$罪（一个 + B + C ）＝罪（一个 + B ）因为（ C ） + 因为（一个）因为（ B ）罪（ C ） - 罪（一个）罪（ B ）罪（ C ）$

如果1 / 4正弦相位有问－２位，然后是相位分量一个和B单词长度是拉＝磅＝装天花板((问2) / 3)．阶段组件C包含剩余的相位位。如果相位为12位，则1 / 4正弦相位为10位，分量定义为:

一个，四个最重要的位
$（ 0 \leq 一个 \leq \frac{π}{2} ）$
B，接下来的四位
$（ 0 \leq B \leq \frac{π}{2} \times 2^{- 4} ）$
C，剩下的两个最低有效位
$（ 0 \leq C \leq \frac{π}{2} \times 2^{-}^{8} ）$

已知A, B, C的相对大小，方程可以近似为:

$罪（一个 + B + C ） \approx 罪（一个 + B ） + 因为一个罪 C$

的NCO HDL优化块使用一个LUT来实现这个等式 $罪（一个 + B ）$ 一个LUT用于 $因为（一个）罪（ C ）$ ．第二项是一个精细的校正因子，您可以截断到更少的位而不损失精度。因此，第二个LUT返回一个4位结果。

默认累加器大小为16位，默认量化相位宽度为12位，lut使用2⁸×16 + 2⁶×4 bits (4.5 kb)。作为比较，不压缩的四分之一正弦查找表使用2¹⁰×16 bits (16kb)。压缩近似在一个LSB内是准确的，导致输出的信噪比至少为60 dB。看到［1］．

控制信号

块有两个输入控制信号，重置accum(可选),有效的，一个输出控制信号，有效的．当重置accum是1时，块将相位累加器设置为初始值。当输入有效的是1，块增加相位并捕获任何输入值。当这个信号0，该块保存相位累加器并忽略任何输入值。当输出有效的信号是1，则其他输出端口上的值是有效的。

延迟

延迟NCO HDL优化Block是6个循环。

兼容性的考虑

全部展开

hdl优化的NCO需要有效的输入端口

行为在R2020a中改变

在以前的版本中，输入validIn港口的NCO HDL优化块是可选的。现在是必需的，并重新命名有效的．如果您没有使用其他输入端口，则块使用有效的信号作为启用信号。

hdl优化的浮点输入NCO应用相位量化

行为在R2020a中改变

浮点输入值返回的输出波形发生了变化。输出波形现在与在定点类型中指定的相同输入值返回的波形相匹配。

在R2020a之前，当使用浮点输入类型时，NCO HDL优化块内部没有量化相位。以弧度指定的浮点相位增量和相位偏移输入的块期望值。现在，块在内部量化相位，您必须根据量化的大小为浮点和定点输入类型指定输入相位增量和偏移量。

例如，在R2020a之前，浮点HDL NCO生成的输出样本具有所需的输出频率F₀的样本频率F_年代，则必须指定相位增量为2π(F₀/F_年代)，相位偏移为π/2。

从R2020a开始，您必须根据量化的大小指定相位增量和相位偏移，N．这些输入值与您在定点类型中使用的输入值相同。指定相位增量为(F₀×2^N）/F_年代，相位偏移为(π/2)×2^N/ 2π,或2^N/ 4。

NCO HDL优化块现在忽略LUTRegisterResetType参数

行为在R2020a中改变

在以前的版本中，您可以从两个选项中选择LUTRegisterResetType的参数高密度脂蛋白块属性对话框的NCO HDL优化块。这两个选项是默认的,没有一个．从R2020a开始，块忽略参数设置并使用没有一个查询该参数值。此选项不将复位信号连接到LUT寄存器。此配置使合成工具能够确定是使用lut还是BRAM实现查找表。

参考文献

[1] Cordesses, L.，“直接数字合成:周期波生成工具(第1部分)”。IEEE信号处理杂志．第21卷第4期，2004年7月，50-54页。

扩展功能

C / c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

此块支持Simulin金宝appk的C/ c++代码生成金宝app^®加速和快速加速模式，并用于DPI组件生成。

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

HDL Coder™提供了影响HDL实现和合成逻辑的额外配置选项。

高密度脂蛋白架构

这个块有一个单独的、默认的HDL架构。

高密度脂蛋白块属性

ConstrainedOutputPipeline	通过在设计中移动现有延迟而放置在输出处的寄存器数。分布式管道不会重新分发这些寄存器。默认值是`0`．有关详细信息，请参见ConstrainedOutputPipeline(高密度脂蛋白编码器)．
InputPipeline	要插入生成代码的输入管道阶段的数目。分布式管道和受约束的输出管道可以移动这些寄存器。默认值是`0`．有关详细信息，请参见InputPipeline(高密度脂蛋白编码器)．
OutputPipeline	要插入生成代码的输出管道阶段的数量。分布式管道和受约束的输出管道可以移动这些寄存器。默认值是`0`．有关详细信息，请参见OutputPipeline(高密度脂蛋白编码器)．

限制

当您设置高频振动源来财产，该块添加随机抖动每周期。如果您使用这些设置生成验证模型，则会显示一个警告。内部抖动的随机产生会导致模型之间的不匹配。您可以增加验证比较的误差范围，以说明差异。您也可以禁用抖动或设置高频振动源来输入端口为了避免这个问题。
您不能使用NCO HDL优化块在复位同步子系统(高密度脂蛋白编码器)．

另请参阅

块

以区域

对象

dsp。HDLNCO

介绍了R2013a

DSP系统工具箱文档

金宝app

尝试MATLAB, Si金宝appmulink和其他产品下载188bet金宝搏

得到审判现在

NCO HDL优化

描述

港口

输入

公司-相位增量(可选)标量整数

依赖关系

抵消-相位偏移(可选)标量整数

依赖关系

高频振动——发抖(可选)整数|列向量的整数

依赖关系

有效的—允许NCO操作的控制信号标量

重置accum-复位累加器的控制信号(可选)标量

依赖关系

输出

罪,因为实验——生成的波形标量|列向量

依赖关系

阶段- NCO的当前相位(可选)标量|列向量

依赖关系

有效的—控制信号，表示输出数据的有效性标量

参数

主要

相位增量来源-相位增量源输入端口(默认)|财产

相位增量-生成波形的相位增量One hundred.(默认)|整数

依赖关系

相抵消源-相位偏移源输入端口(默认)|财产

相抵消-产生的波形的相位偏移0(默认)|整数

依赖关系

高频振动源-抖动位数的来源财产(默认)|输入端口|没有一个

抖动位数—表示抖动的比特4(默认)|正整数

依赖关系

样品每帧-基于帧的输入和输出的矢量大小1(默认)|正整数

启用查找表压缩方法—压缩查找表从(默认)|在

使能累加器复位输入端口—开启复位控制信号从(默认)|在

输出信号类型—输出波形格式正弦(默认)|余弦|复指数|正弦和余弦

使阶段港口-输出电流相位从(默认)|在

数据类型

舍入模式-定点操作舍入模式地板上(默认)

溢出模式-定点操作的溢出模式包装(默认)

蓄电池数据类型—累加器数据类型二进制扩展点(默认)

蓄电池签署-有符号或无符号累加器数据格式签署(默认)

蓄电池字长-累加器单词长度16(默认)|整数

蓄电池部分的长度-累加器分数长度0(默认)|整数

数字转换阶段-量化累积阶段从(默认)|在

量化器累加器比特数—量化器累加器比特数12(默认)|整数

依赖关系

输出数据类型-输出数据类型二进制扩展点(默认)|双|单

输出了—有符号或无符号输出数据格式签署(默认)

输出字长-输出字长16(默认)|整数

输出部分的长度-输出分数长度14(默认)|整数

模型的例子

生成正弦波

HDL QAM发射机和接收机

LTE数字下变频的HDL实现

LTE数字上变频器的HDL实现

算法

查找表的压缩

控制信号

延迟

兼容性的考虑

hdl优化的NCO需要有效的输入端口

hdl优化的浮点输入NCO应用相位量化

NCO HDL优化块现在忽略LUTRegisterResetType参数

参考文献

扩展功能

C / c++代码生成使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

另请参阅

块

对象

DSP系统工具箱文档

金宝app

尝试MATLAB, Si金宝appmulink和其他产品下载188bet金宝搏

`公司`-相位增量(可选)
标量整数

`抵消`-相位偏移(可选)
标量整数

`高频振动`——发抖(可选)
整数|列向量的整数

`有效的`—允许NCO操作的控制信号
标量

`重置accum`-复位累加器的控制信号(可选)
标量

`罪,因为实验`——生成的波形
标量|列向量

`阶段`- NCO的当前相位(可选)
标量|列向量

`有效的`—控制信号，表示输出数据的有效性
标量

`相位增量来源`-相位增量源
`输入端口`(默认)|`财产`

`相位增量`-生成波形的相位增量
`One hundred.`(默认)|整数

`相抵消源`-相位偏移源
`输入端口`(默认)|`财产`

`相抵消`-产生的波形的相位偏移
`0`(默认)|整数

`高频振动源`-抖动位数的来源
`财产`(默认)|`输入端口`|`没有一个`

`抖动位数`—表示抖动的比特
`4`(默认)|正整数

`样品每帧`-基于帧的输入和输出的矢量大小
`1`(默认)|正整数

`启用查找表压缩方法`—压缩查找表
`从`(默认)|`在`

`使能累加器复位输入端口`—开启复位控制信号
`从`(默认)|`在`

`输出信号类型`—输出波形格式
`正弦`(默认)|`余弦`|`复指数`|`正弦和余弦`

`使阶段港口`-输出电流相位
`从`(默认)|`在`

`舍入模式`-定点操作舍入模式
`地板上`(默认)

`溢出模式`-定点操作的溢出模式
`包装`(默认)

`蓄电池数据类型`—累加器数据类型
`二进制扩展点`(默认)

`蓄电池签署`-有符号或无符号累加器数据格式
`签署`(默认)

`蓄电池字长`-累加器单词长度
`16`(默认)|整数

`蓄电池部分的长度`-累加器分数长度
`0`(默认)|整数

`数字转换阶段`-量化累积阶段
`从`(默认)|`在`

`量化器累加器比特数`—量化器累加器比特数
`12`(默认)|整数

`输出数据类型`-输出数据类型
`二进制扩展点`(默认)|`双`|`单`

`输出了`—有符号或无符号输出数据格式
`签署`(默认)

`输出字长`-输出字长
`16`(默认)|整数

`输出部分的长度`-输出分数长度
`14`(默认)|整数

C / c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。