主要内容
SystemVerilog DPI测试台
从整个Simulink模型生成DPI测试台代码（需要HDL Verifier™）金宝app
从子系统生成HDL代码时，您可以选择生成SystemVerilog测试台。该测试台通过使用从整个Simulink生成的C组件来验证生成的HDL代码金宝app®模型。
您可以在HDL Workflow Advisor下访问此功能HDL代码生成>设置TestBench选项，或在“模型配置参数”对话框中HDL代码生成>试验台。或者，对于命令行访问，设置生成vdpitestbench财产makehdltb.。
职能
makehdltb. |
从模型或子系统生成HDL测试台 |
金宝appSimulink配置参数
话题
此示例显示如何使用SystemVerilog DPI测试台，以便验证需要大数据集的HDL代码。
选择生成的测试台。
您还可以从以下列表中选择一个网站：
