您可以启用或禁用合成脚本的生成,并选择编码器为其生成脚本的合成工具。为此,在Generate HDL对话框中,选择EDA工具脚本选项卡。然后选择合成的脚本从左边的菜单中选择您的合成工具选择合成工具下拉菜单。
金宝app合成工具支持 |
---|
Xilinx ISE |
Xilinx Vivado |
Microsemi自由人 |
导师图形精度 |
阿尔特拉第四的二世 |
剧情简介Synplify职业 |
当你选择一个合成工具,编码器:
中的字段合成的脚本窗格。
集合成文件后缀与您选择的工具相对应。
填满的合成初始化,合成的命令,合成终止字段,其中包含工具的默认Tcl脚本代码。
如果您选择没有一个
,则编码器不生成合成脚本。中的字段清除并禁用合成的脚本窗格。
你也可以选择“自定义”
,并设置合成初始化,合成的命令,合成终止Tcl代码字段,以生成支持工具的脚本。金宝app
控件中的Tcl代码可以根据目标设备、约束等定制脚本合成初始化,合成的命令,合成终止字段。要在Generate HDL对话框中查看这些选项,请选择EDA工具脚本选项卡,并单击合成的脚本从左边栏的菜单中。
编码器按照对话框中显示的顺序打印脚本的三个部分。脚本文件的命名是根据模块或实体的名称和文本组合而成的合成文件后缀.每个部分的自定义字符向量被传递给流
编写合成脚本的每个部分。控件支持的格式字符向量金宝app流
函数。在合成初始化,您可以使用隐式参数,该参数是顶级模块或实体的名称。在合成的命令,您可以使用隐式参数,该参数是包含生成的HDL代码的文件的名称。
图中显示了合成的脚本窗格中,选项设置为默认值。
编码器生成一个名为firfilt_copy_synplify.tcl
:
项目- - firfilt_copy。撮合下add_file firfilt_copy。vhd set_option -technology VIRTEX4 set_option -part XC4VSX35 set_option -synthesis_onoff_pragma 0 set_option -frequency auto project -run synthesis
您还可以指定合成工具和脚本选项为“名字”,价值
的参数generatehdl
函数。用于编程使用generatehdl
,请参阅HDL合成和工作流自动化特性.