FPGA电路板编辑器
要编辑板定义XML文件，首先要使其可写。如果文件为只读文件，“FPGA Board Editor”只允许查看单板配置信息。您不能修改该信息。
General选项卡
董事会的名字:单板的唯一名称
设备信息：
供应商：
赛灵思公司或阿尔特拉家庭:系列取决于指定的供应商。有关适用的设置，请参阅板规范文件。
设备:设备取决于指定的厂商和系列。有关适用的设置，请参阅板规范文件。
在Xilinx®董事会只有:
包:包装取决于指定的厂商、系列和设备。有关适用的设置，请参阅板规范文件。
速度:速度取决于包装。有关适用的设置，请参阅板规范文件。
JTAG链位: Value JTAG链的起始位置。有关此信息，请参阅板规范文件。
FPGA输入时钟．FIL和Turnkey工作流都需要时钟详细信息。您可以在电路板规格文件中找到所有必要的信息。
时钟频率．必须是5到300之间。对于以太网接口，建议配置的时钟频率为50mhz、100mhz、125mhz和200mhz。
时钟类型：
Single_Ended或微分．时钟引脚编号(Single_Ended) -必须指定。例子:
N10．Clock_P引脚编号(差动)-必须指定。例子:
E19．Clock_N引脚编号(差动)-必须指定。例子:
E18．时钟IO标准-可编程I/O标准，用于配置输入，输出或双向端口。例如,
LVDS．
重置(可选)．如果您想指示复位，请在电路板规格文件中找到引脚号和活动电平，并输入该信息。
复位引脚编号．如果没有，请空着。
活动水平：
校验或高电平．复位IO标准-可编程I/O标准，用于配置输入，输出或双向端口。例如,
LVCMOS33．
界面选项卡
“接口”界面介绍了支持的FPGA I/O接口。金宝app选择任意一个列出的接口，单击视图去看信号列表．如果单板定义文件具有写权限，也可以执行此操作添加新接口,编辑接口，或者删除一个接口。
JTAG与Digilent电缆安装
请注意
请仔细输入JTAG电缆设置的信息。如果设置不正确，模拟将出错并且不能工作。如果在阅读这些说明后仍然不确定如何安装JTAG电缆，请联系MathWorks®技术支持，提供有关您金宝app的电路板的详细信息。
信号/参数列表-提供链中FPGA之前和之后的所有设备的指令寄存器(IR)的长度之和。
如果FPGA是设备链中唯一的项，则在两者中都使用0之前的IR长度之和而且后IR长度之和．
如果你使用的是Zynq®Device，它是设备链中唯一的项，输入
4在之前的IR长度之和而且0在后IR长度之和．
如果您的电路板不满足这些条件中的任何一个，请按照以下说明获取IR长度:
使用JTAG电缆将FPGA板连接到计算机。打开黑板。
确保在Vivado期间安装了电缆驱动器®安装。
打开Vivado硬件管理器并选择打开一个新的硬件目标．在对话框中是该目标的所有设备的IR长度的摘要。
在FPGA之前求和IR长度并输入总数之前的IR长度之和．在FPGA后求和IR长度，并输入总数后IR长度之和．
Vivado硬件管理器无法识别不太常见的设备的IR长度。对于这些设备，请参阅设备手册以了解指令寄存器长度。
高级选项—如果许多设备的默认设置与常用设置不一致，请设置User1指令而且时钟频率(MHz)参数。最常见的设置是
000010而且66,分别。User1指令- Xilinx Bscane2原语中定义的JTAG USER1指令。这个由Xilinx定义的二进制指令号因设备而异。对于大多数7系列设备，本指令是
000010．如果您的设备有不同的值，请在此参数中填写。要找到这个值，请查看
bsd文件，可以在Vivado安装中找到。例如，对于XA7A32T-CPG236设备bsd文件位于Vivado \ 2014.2 \ xilinx \ artix7 \ \ data \部分aartix7 \ xa7a35t \ cpg236．打开这个文件。的
USER1值是000010．在User1指令．“USER1(000010),“
时钟频率(MHz)—JTAG电路使用的时钟频率。该值因设备而异。你可以在相同的地方找到这个值
bsd文件描述如下User1指令．例如，设备XA7A32T-CPG236的JTAG时钟频率为66 MHz:attribute TAP_SCAN_CLOCK of TCK: signal is (66.0e6, BOTH);
您也可以从以下列表中选择一个网站:
