打开您的模型,并在应用选项卡,单击HDL验证者.然后,在HDL验证者选项卡,单击C代码设置.的配置参数对话框打开代码生成窗格。
在系统目标文件, 在下面目标选择, 点击浏览.选择systemverilog_dpi_grt.tlc
从列表中。
或者,如果您有嵌入式编码器®许可证,您可以选择目标systemverilog_dpi_ert.tlc
.该目标使您能够访问其附加的代码生成选项代码生成模型配置参数对话框的窗格。
如果要生成跨平台组件,则必须选择systemverilog_dpi_ert.tlc
为系统目标文件范围。
还在上代码生成窗格,选择一个工具链.要为与主机相同的操作系统生成共享库,请从已安装的编译器列表中选择编译器或选择自动找到安装的工具链
.要使用HDL模拟器中包含的编译器,或为不同的操作系统生成组件,或生成HDL模拟器项目而不是共享库,请选择HDL模拟器和目标操作系统。
对于跨平台生成,请选择包代码和工件生成A.。压缩
文件要将生成的文件端口移植到目标计算机。看生成跨平台DPI组件.
您可以选择添加额外的编译标志。下构建配置, 选择指定
.要显示当前标志,请单击显示设置.
如果您将模型中的内部信号指定为测试点并希望在生成的DPI组件中访问它们,请完成此步骤。
在左窗格中,选择代码生成>界面.
在生成C API节,验证信号复选框是选中的。
选择代码生成>SystemVerilog DPI.
为了生成测试点的访问功能, 选择每个测试点的一个功能
或所有测试点的一个功能
.
在左窗格中,选择代码生成>SystemVerilog DPI.
选择报告运行时错误从Simulink导出运行时错误金宝app®到你的HDL模拟。并非所有Simu金宝applink块都提供运行时错误检查。您可以通过添加运行时检查断言块到您的Simulink模型金宝app。
选择生成测试台生成测试台。测试台检查生成的C分量与Simulink子系统的数据向量。金宝app
在SystemVerilog港口部分,设置这些参数。
选择SystemVerilog数据类型。(可选的)
放联系到港口清单
或界面
.
放复合数据类型到结构
.此选项创建SystemVerilog塑造
用于任何非虚拟总线或复杂数据类型的数据类型。另外,选择扁平化
创建扁平端口。
选择标定矩阵和矢量端口从Simulink矢量或数组创建多个SystemVerilog标量端口。金宝app清除此选项可在接口上保留阵列。
小费
使用HDL Coder™进行代码生成时,通过选择以下选项匹配生成的接口:
放端口数据类型到逻辑矢量
.
放复合数据类型到扁平化
.
选择标定矩阵和矢量端口.
点击好吧接受这些设置并关闭“配置参数”对话框。
在您的模型中,右键单击包含要生成组件的子系统的块。选择代码>C / C ++代码>构建此子系统.
点击构建在对话框中。
SystemVerilog组件生成为
, 在哪里子系统
_build /子系统
_dpi.sv子系统
是您生成DPI组件的子系统的名称。此构建也会导致生成的包文件命名
,其中包括该组件的所有函数声明。子系统
_build /子系统
_dpi_pkg.sv
如果您为主机构建了组件,您现在可以使用该组件。要将内置组件复制到带有相同操作系统的另一台计算机,请复制这些文件:
共享库,子系统
。所以
, 要么子系统
_win64.dll
SystemVerilog包装器生成,子系统
_dpi.sv
生成的SystemVerilog包文件子系统
_dpi_pkg.sv
生成的测试台式文件夹,dpi_tb
(可选的)
要将组件移植到带有不同的操作系统的另一台计算机,请按照说明进行操作生成跨平台DPI组件.