从Simulink模型中生成通用验证方法(UVM)测试组件和被测行为设计(DUT)。金宝app您可以通过两种方式使用生成的组件。
使用测试台和行为(DUT)生成UVM顶级模型。使用生成的UVM顶部模块作为测试环境,并用您自己的仿真模型替换生成的行为DUT。
生成UVM测试组件,并将它们集成到您现有的UVM环境中。
该功能需要金宝app仿真软件编码器™.
uvmbuild |
生成UVM测试台金宝app模型 |
uvmcodegen.uvmconfig |
UVM配置对象 |
从Simulink模型生成通用验证方法(UVM)。金宝app
在生成UVM测试台时自定义文件横幅和HDL模拟时间尺度。
生成SystemVerilog立即断言验证
语句和模型验证块,并收集功能覆盖信息(需要金宝app仿真软件测试™许可证)。
从Simulink可调参数生成UVM参数。金宝app
从Simulink可调参数中生成UVM序列中的随机约束参数。金宝app
利用Simulink可调参数在UVM计分板中生成随机约束参数。金宝app