从数学算法到硬件实现

无线通信设计通常从MATLAB函数开始算法开发和测试。通常在浮点数据的矩阵上运行的MATLAB代码对于开发数学算法，操纵大数据集和可视化数据是有利的。

硬件工程师通常从算法团队接收数学规范，并重新实现硬件算法。硬件设计需要对时钟速度和整体吞吐量进行资源使用权。通常此权衡意味着在流数据上运行，并使用一些逻辑来控制数据存储和流量。硬件工程师通常使用硬件描述语言（HDL），如VHDL和Verilog，提供基于周期的建模和并行性。

为了弥合数学算法和硬件实现之间的这种差距，请使用MATLAB算法模型作为硬件实现的起点。对设计进行增量更改，使其适合硬件，并进入Simulink金宝app^®您可以使用的模型来使用HDL Coder™自动生成HDL代码。

该图显示了MATLAB中数学算法的设计进展，以SIMULINK中的硬件兼容实现，然后是生成的VHDL代码。金宝app

虽然MATLAB和SIMULINK支持自动生金宝app成HDL金宝app代码，但您必须以牢记的硬件要求构建设计，而SIMULINK更适合基于循环的硬件建模。它可以表示具有控制信号的并行数据路径和流数据以管理数据流的定时。为了帮助固定点类型的选择，它清楚地显示了设计中的数据类型传播。它还允许轻松地流水线，以提高硬件中的最大时钟频率。

虽然您创建了硬件就绪设计，请使用MATLAB算法作为“GOLDEN参考”，以验证每个版本的设计仍然符合数学要求。图中所示的工作流程使用MATLAB和SIMULINK作为算法和硬件设计团队之间的协作和通信工具。金宝app

例如，在为LTE或5G无线标准设计时，您可以使用LTE工具箱和5G工具箱功能在MATLAB中创建Golden参考。然后转换到Simulink并通过使用无金宝app线HDL工具箱和来自支持HDL代码生成的Communications Tool™和DSP Systembox™的块来创建硬件兼容的实现。金宝app您可以通过将来自MATLAB的数据从MATLAB导入SIMULINK模型来重用来自MATLAB的测试和数据生成基础架构，并将模型的输出返回到MATLAB以验证为“GOLDED参考”。金宝app

HDL优化块

来自无线HDL工具箱的库块实现用于LTE，5G或通用通信系统的编码器，解码器，调制器，解调器和序列发生器。这些块使用标准流数据接口进行硬件。该界面可以轻松地将算法部分连接在一起，并包括管理数据流和标记帧边界的控制信号。这些块支持使用HDL编码器金宝app自动HDL代码生成。您还可以使用来自通信工具箱和支持HDL代码生成的DSP系统工具箱的块。金宝app

该块提供用于优化资源使用的硬件合适的架构，例如包括加法器和乘法器流水线，以适合FPGA DSP切片。它们还支持自动和可配金宝app置的固定点数据类型。使用预定义块也允许您尝试不同的参数配置而不改变其余的设计。

有关支持HDL代码生成的块列表，请参阅金宝app无线HDL工具箱块列表（HDL代码生成）（无线HDL工具箱）那通信工具箱块列表（HDL代码生成）， 和DSP系统工具箱块列表（HDL代码生成）。

参考应用程序

无线HDL工具箱提供包含LTE和5G NR物理层大部分的硬件准备实现的参考应用程序。这些设计验证了LTE工具箱和5G工具箱提供的“金色参考”功能。它们也在FPGA板上进行了测试，以确认它们编码和解码过空气波形并使用合理的硬件资源。它们设计为模块化，可扩展性和可扩展，因此您可以插入额外的物理通道。使用从空中捕获的波形测试接收器设计。

附件套件包括：

这些参考应用程序可以用作将数据包信息传送到唯一的应用程序，并使用HDL编码器生成可合成的VHDL或Verilog。它们还用作示例，以说明在FPGA或ASIC硬件上实现通信算法的推荐实践。

在FPGA上生成HDL代码和原型

无线HDL工具箱提供支持HDL代码生成的块。金宝app要从使用这些块的设计生成HDL代码，您必须具有HDL编码器许可证。HDL编码器产生与与Simulink模型对应的信号名称无关的代码。金宝appHDL编码器还提供了一个驱动FPGA合成和定位过程的工具，使您能够生成脚本和测试台，以便与第三方HDL模拟器一起使用。

协助在原型板上的可编程逻辑的设置和定位，并验证您的无线通信系统设计，下载硬件支持包，如金宝appXilinx的通信工具箱支持包金宝app^®Zynq.^®基于收音机。