开始HDL验证者
HDL Verifier™可让您测试和验证Verilog®和VHDL®FPGA，ASIC和SOC的设计。您可以验证RTL与MATLAB中运行的测试台®或模拟金宝app®使用与HDL模拟器进行共同模拟。这些相同的测试台可以与FPGA和SOC开发板一起使用，以验证硬件中的HDL实现。
HDL验证器提供了用于调试和测试FPGA实现的工具®和英特尔®董事会。您可以使用MATLAB写入并从内存映射的寄存器中读取并读取硬件上的设计。您可以将探针插入设计中，并设置触发条件，以将内部信号上传到MATLAB中以进行可视化和分析。
HDL验证者生成用于RTL测试工作台的验证模型，包括通用验证方法（UVM）测试工作台。这些模型在支持SystemVerilog直接编程接口（DPI）的模拟器中运行。金宝app
教程
HDL共同模拟
设置并运行模型®和MATLAB测试工作台。
设置使用Simulink验证简单VHDL模型的HDL验证者会话的步骤。金宝app
HDL代码导入
此示例可以指导您使用Cosimulation向导设置HDL Verifier™应用程序的基本步骤。
提供了使用“共同模拟向导”创建simulink模型进行共同模拟的指令。金宝app
TLM组件生成
此示例显示了如何使用Simulink Coder或Embedded Code金宝appr™的TLMGenerator目标配置Simulink®模型来生成SystemC™/TLM组件。
fpga-in-the-limop（FIL）
使用FPGA-in-in-the-limop验证HDL实现PID控制器
此示例向您展示了如何使用HDL Verifier™设置FPGA-IN-IN-THE-IN-THE-THE-IOP（FIL）应用程序。
使用fpga-in-in-the-limop验证数字上连接器
此示例向您展示了如何使用FPGA-IN-IN-IN-IN-IN-IN-IN-IN-IN-IN-IN-IN-IN-INDL CODER™验证数字上连接设计。
使用HDL Workflow Advisor验证生成的HDL代码（需要HDL编码器执照）
选择生成的HDL代码的测试工作台（HDL编码器）
选择生成的测试台。
使用HDL Workflow Advisor生成测试工作台并启用代码覆盖（HDL编码器）
使用HDL Workflow Advisor生成测试工作台和代码覆盖范围。
设计验证自动化
- HDL共同模拟
HDL验证器软件由MATLAB函数，MATLAB System Object™和Simulink块库组成，所有这些库都建立了HDL Simulator和MATLAB或MATLAB或SIMULINK金宝app之间的通信链接。
- FPGA验证
HDL Verifier可与Simulink或M金宝appatlab和HDL Coder™以及受支持的FPGA开发环境配合使用，以准金宝app备自动生成的HDL代码以在FPGA中实现。
- TLM组件生成
HDL验证仪可让您创建一个SystemC事务级别模型（TLM），该模型可以在任何OSCI兼容的TLM 2.0环境（包括商业虚拟平台）中执行。
- Systemverilog DPI组件生成
HDL验证者与金宝appSimulink Coder™或者MATLAB编码器将子系统导出具有直接编程接口（DPI）的SystemVerilog组件中生成的C代码。
特色示例
您还可以从以下列表中选择一个网站：
美洲
- AméricaLatina（Español）
- 加拿大（英语）
- 美国（英语）
