主要内容

将验证与HDL代码生成集成

生成测试台以验证使用HDL Coder™生成的HDL代码

当您使用HDL编码器生成HDL代码时,工具提供了用于自动验证源MATLAB的生成代码的选项®或模拟金宝app®设计。使用HDL Workflow顾问指导您完成代码生成和验证。看HDL Workflow Advisor入门(HDL编码器)使用HDL Workflow Advisor生成测试工作台并启用代码覆盖(HDL编码器)

您可以生成四种测试台,以验证生成的代码:HDL模拟,cosimulation,fpga-in-in-the-limop(fil)或DPI组件。当您拥有HDL Verifier™许可证时,将提供后三个测试台。看选择生成的HDL代码的测试工作台(HDL编码器)

话题

共映

自动验证Simulink生成的HDL代码金宝app

使用生成的共同模拟模型验证生成的HDL代码。

自动验证MATLAB生成的HDL代码

使用生成的共同模拟脚本验证生成的HDL代码。

FPGA在环

与HDL Workflow顾问的FIL模拟金宝app

使用HDL Workflow Advisor生成FPGA在环模型。

MATLAB的HDL工作流顾问的FIL模拟

使用HDL Workflow Advisor生成FPGA-IN-IN-IN-IN-IN-IN-IN-IN-IN-IN-IN-IN-IN-IN-IN-IN-IN-IN-IN-IN-IM系统对象和测试工作台。

系统Verilog DPI组件

使用SystemVerilog DPI测试工作台验证HDL设计

此示例显示了如何使用SystemVerilog DPI测试工作台进行验证需要大型数据集的HDL代码。

多种测试台类型的组合

验证手写和生成的HDL代码的组合

此示例使用HDL共同模拟和FPGA-IN-IN-IN-THE-IN-THE-IN-THE-IN-THE-IN-THE-IN-THE-IN-THE-IN-IN-IN-IN-HDL设计,该设计包括生成的和旧的HDL代码。

MATLAB至HDL工作流程中的共拟合和FPGA-IN-IN-IN-IN-IN-IN-IN-limop

此示例显示了如何使用HDL共同模拟和FPGA-IN-IN-IN-IN-IN-IN-IN-IN-IN-IN-IN-STEVE验证生成的HDL代码,该步骤是MATLAB到HDL的HDL代码生成工作流。

验证MATLAB-TO-HDL工作流中的Sobel Edge检测算法

此示例显示了如何从MATLAB设计实现SOBEL EDGE检测算法的MATLAB设计中生成HDL代码。

相关信息

确认(HDL编码器)