理性拟合与时域分析

将频域数据拟合到有理函数，计算时间、步长、脉冲和频率响应

使用rationalfit函数用一个等效的拉普拉斯传递函数拟合频域中定义的数据。使用有理函数拟合，您可以创建所需精度的简单模型，模型阶数减少，对DC的零阶段外推，以及因果建模系统等优势。

对象

`理性的`	对复杂的频率相关数据进行合理拟合
`rfmodel.rational`	使用元件的极点剩余表示进行合理拟合

`timeresp`	对理性对象的时间响应`rationalfit`函数对象
`stepresp`	阶跃信号响应的合理对象和`rationalfit`函数对象
`rationalfit`	近似数据采用稳定有理函数对象
`freqresp`	合理对象的频率响应`rationalfit`函数对象
`pwlresp`	计算分段线性输入信号的时间响应
`writeva`	写Verilog-A的描述`理性的`对象
`冲动`	有理函数对象的脉冲响应
`ispassive`	返回true,如果`rationalfit`输出在所有频率是被动的
`makepassive`	实施被动`rationalfit`输出或理性对象
`被动`	情节是被动的,N——- - - - - -N`rationalfit`函数输出
`generateSPICE`	生成SPICE文件`rationalfit`的参数的